삼성전자, 3D 적층 메모리 선점 나선다…'CUBE' 전략 공개

'세미콘 타이완 2026'서 기조연설…D램·낸드서 3D 적층으로 성능 혁신

삼성전자가 차세대 메모리 반도체 시장 선점을 위한 수직(3D) 적층 기술력을 통해 초격차 경쟁력 우위를 강조하고 나섰다. 3D는 기존 수평 배치 구조의 메모리 대비 칩의 집적도 및 전력효율성을 높일 수 있어, AI 산업에서 크게 각광받을 것으로 기대된다.

최장석 삼성전자 DS부문 메모리사업부 상품기획팀장(상무)은 1일 타이베이에서 진행된 '세미콘 타이완 2026'에서 메모리 기술 한계 극복을 위한 '큐브(CUBE)' 전략을 발표했다.

최장석 삼성전자 DS부문 메모리사업부 상품기획팀장(상무)이 메모리 기술 한계 극복을 위한 'CUBE' 전략을 발표하는 모습(사진=삼성전자)

최장석 상무는 '메모리 고위급 서밋(Memory executive Summit)' 기조연설에서 ▲Capacity(용량) ▲Utilization(최적화) ▲Bandwidth(대역폭) ▲Efficiency(전력·열 효율) 기술 향상을 통해 메모리 기술 주도권을 강화해 나가겠다는 비전을 공유했다.

최 상무는 "이제 더 이상 PCB 면적에 제한되지 않고, 보드 면적을 키우지 않고도 수직으로 확장해 메모리 용량을 늘릴 것"이라며 "3D는 단순히 쌓는 것이 아니라 각 층을 어떻게 활용하느냐가 핵심으로, 삼성은 데이터 처리 지연을 없애기 위해 로직·메모리 배치를 최적화하고 있다"고 설명했다.

그는 이어 "다이 사이의 거리를 획기적으로 단축함으로써 수직 고속도로를 형성해 대역폭을 획기적으로 개선할 수 있다"며 "또한 삼성전자는 구조적 효율성을 높여 와트당 성능을 극대화하고 있다"고 말했다.

한편 삼성전자는 HBM2부터 HBM4E, HBM5까지 세대별로 ▲용량 ▲대역폭 ▲전력 효율 ▲열 관리 기술을 지속적으로 고도화해왔으며, AI 연산 수요 증가에 맞춰 기술 개발 속도를 높이고 있다. 특히 HBM5는 HBM4E 대비 ▲성능 2배 ▲와트당 성능 20% 향상 ▲열 저항 20% 감소를 실현하는 것이 목표다.

zHBM은 HBM4E 대비 ▲성능 8배 ▲와트당 성능 3배 향상 ▲열 저항 75~90% 감소를 목표로 하고 있으며 성능과 효율성 측면에서 기존의 벽을 뛰어넘는 혁신적인 제품이 될 것으로 기대된다.

zNAND-O는 D램보다 10배 높은 비트 밀도를 제공해 LLM에 필요한 대규모 용량을 지원하는 한편, 낸드보다 7배 더 높은 읽기 대역폭과 전력 효율성을 제공한다. zNAND-O는 D램과 가 가진 고유한 한계를 극복하는 제품이며, 삼성전자는 2028년 샘플링을 시작할 계획이다.