[기고] 무어의 법칙 - 현재와 미래

1965년 등장한 무어의 법칙, 기술 혁신 통해 21세기에도 유효성 확보

반도체는 사람들의 삶을 풍요롭게 하는 중요한 역할을 하고 있다. 매일 사용하고 있는 PC 뿐 아니라 항상 손에 쥐고 있는 스마트폰, 교통수단 이상이 된 자동차에 이르기까지 반도체가 사용되지 않는 분야가 없다.

이러한 반도체와 IT산업에는 법칙이 아닌 법칙이 있다. 50년 넘게 반도체와 컴퓨팅의 발전을 예측하는 척도로 과학 법칙처럼 지켜지고 있는 무어의 법칙(Moore’s Law)이 그것이다.

인텔코리아 나승주 상무

무어의 법칙은 인텔 창업자 중 한 명인 고든 무어가 1965년에 약 2년마다 최소한의 비용 상승으로 칩에 들어가는 트랜지스터 수가 2배 증가하리라 예측하면서 알려지게 되었다.

하나의 장치에 트랜지스터나 부품이 더 많이 집적될수록 장치당 비용은 줄어드는 대신 성능은 향상된다.

인텔 엔지니어들은 지난 50년 이상 동안 더 작은 칩에 더 많은 트랜지스터를 넣기 위해서 수많은 기술적 난관을 혁신으로 극복하면서 무어의 법칙을 지켜왔다.

일부 업계에서는 공정기술에 물리적 한계가 왔다거나 첨단 공정기술 개발을 위해서는 천문학적인 비용이 필요하기에 무어의 법칙은 끝났다는 주장도 있었지만 무어의 법칙은 여전히 유효하다.

그림 1 - 인텔의 미세공정 로드맵.

인텔은 무어의 법칙을 지키기 위해 공정 혁신을 이뤄오고 있다. 트랜지스터의 크기가 원자 단위로 줄어들게 됨에 따라 어려움에 부딪혔으나 그때마다 인텔 엔지니어와 과학자들은 극복해왔다.

인텔은 하이-K 메탈 게이트 및 트라이게이트 3D 트랜지스터, 스트레인 실리콘 등 새로운 혁신 기술을 통해 무어의 법칙을 이어왔다.

인텔이 지난 해 공개한 게이트 올 어라운드 트랜지스터 구조 '리본펫'(RibbonFET) 개념도.

최근 발표한 인텔 20A 공정부터 선보일 게이트 올어라운드(GAA) 트랜지스터 구조인 리본펫, 업계 최초 후방 전력 공급 아키텍처인 파워비아, 해상도와 오류 감소를 더욱 개선해 설계 유연성을 높이고 공정의 복잡성을 줄이는 차세대 극자외선(EUV) 리소그래피인 하이 NA 등을 통해 무어의 법칙은 앞으로도 지켜질 것이다.

이는 시작에 불과하다. 인텔 20A와 인텔 18A 공정과 함께 리본펫과 파워비아를 선보인 이후에도 전력과 성능, 밀도를 향상시키기 위한 새로운 공정 기술을 개발하고 있다.

인텔은 이러한 혁신을 바탕으로 2025년에는 와트당 트랜지스터 성능에서 업계를 선도할 것으로 예상한다.

그림2 - 패키징 발전 과정.

무어의 법칙에서 패키징은 점점 더 중요한 역할을 하고 있다. 그림2에서 보듯, 인텔의 패키징 기술이 점점 더 발달하면서 트랜지스터 밀도가 증가하고 있다.

고급 패키징 시대로 접어들면서 2D 및 3D 적층 기술은 장치당 트랜지스터 수를 더욱 높일 수 있는 도구가 되며 무어의 법칙을 지속해서 달성할 수 있도록 기여할 것이다.

인텔의 임베디드 멀티 다이 인터커넥트 브리지(EMIB) 기술은 패키지에 더 많은 트랜지스터를 욱여넣을 수 있도록 돕는다. 설계자는 EMIB으로 실리콘 면적의 제한을 극복할 수 있고, 한 패키지에 다른 공정 노드를 활용할 수 있어서 특정 IP에 가장 적합한 공정 노드를 선택해 사용할 수 있다.

폰테 베키오 GPU. 47개의 각기 다른 실리콘 타일을 EMIB과 포베로스 기술로 결합했다.

인텔 포베로스 기술은 로직 트랜지스터를 3차원으로 추가할 수 있어 패키지 당 트랜지스터 수를 높이는 방식에 큰 변화를 준다. 예를 들어, 인텔의 폰테 베키오 GPU는 47개의 각기 다른 실리콘 타일을 EMIB과 포베로스 기술을 활용하여 단일 패키지로 결합한다.

포베로스 옴니와 포베로스 다이렉트는 새로운 반도체 확장 기술, 상호 연결 기술 및 믹스 앤 매치 기능을 제공한다.

포베로스 옴니는 상호연결 간격을 25미크론 상당으로 줄이며 베이스 다이를 여러 개 사용할 수 있다. 이는 EMIB에 비해 밀도를 약 4배 증가시키고 베이스 타일을 서로 섞어 연결할 수 있다.

반도체 집적 기술 '포베로스 다이렉트' 개념도.

포베로스 다이렉트는 접합할 구리와 구리사이에 솔더볼을 사용하지 않고 직접 연결하는 기술이다. 이 방식으로 포베로스는 다이를 기능별로 나누고 여러 층으로 수직으로 적층하는 새로운 지평을 열게 된다.

이와 같은 기술이 시장에 출시됨에 따라서 진화된 패키징 기술을 도구로 삼아 무어의 법칙을 지속할 수 있다.

소비자의 끊임없는 요구와 혁신은 무어의 법칙을 이끌고 있다. 인텔은 향후 10년 이상 무어의 법칙을 유지할 수 있는 파이프라인을 연구 개발하고 있다.

인텔이 집중 연구하고 있는 부분 중 하나는 한 면적에 더 많은 트랜지스터를 집적하는 반도체 확장 기술이다. 인텔은 더 얇은 트랜지스터를 만들고 트랜지스터의 전체 크기를 줄이기 위해 원자 몇 개 두께에 불과한 새로운 물질을 연구한다.

인텔은 양자 영역도 준비하고 있다. 양자 컴퓨팅 형태 뿐만 아니라 언젠가는 컴퓨팅 방식에 혁신을 일으킬 수 있는 물리학과 재료과학의 새로운 개념을 탐구하고 있다.

무어의 법칙을 계속 발전하기 위해서는 현재 CMOS 컴퓨팅에서 기하급수로 증가하는 전력 문제를 해결해야 한다. 이를 위해 상온에서 양자물질에 양자 효과를 사용할 수 있는 초저전력 솔루션이 필요하다.

인텔은 2021년 IEDM에서 상온에서 작동하는 자기-전기 스핀 궤도(MESO) 논리 소자의 동작을 처음으로 시연했다. 3개의 MESO 소자로 초저전력 1비트 가산기를 구현할 수 있는 반면, CMOS는 28개의 트랜지스터가 필요하다.

그림3 - 지속되는 무어의 법칙

무어의 법칙을 주도하는 것은 언제나 혁신이다. 그림 3은 과거, 현재, 미래의 장치당 트랜지스터 수를 보여준다. 인텔은 공정 기술과 패키징 혁신을 통해 무어의 법칙을 지속할 것이다.

인텔은 다양한 공정 기술과 고급 패키징 혁신을 바탕으로 장치당 트랜지스터 수를 두 배로 늘릴 수 있는 수많은 기술을 보유하고 있다. 혁신이 멈추지 않는 이상 무어의 법칙도 멈추지 않는다.

또한 공정 기술과 패키징, 아키텍처 분야에서 인텔의 혁신은 멈추지 않고 계속된다. 인텔은 2030년까지 단일 장치에 약 1조 개의 트랜지스터를 집적한다는 목표를 향해 노력하고 있다.

*본 칼럼 내용은 본지 편집방향과 다를 수 있습니다.