플래시 기술은 미래를 낙관할 수 있나

학계에서 플래시 메모리에 대한 비관적인 전망을 내놨다. 최근 미국에서 열린 FAST 2012 컨퍼런스에서 발표된 한 보고서는 플래시메모리에 대한 장밋빛 전망에 일침을 가했다. 플래시의 밀도를 높일수록 신뢰성, 지구력, 성능 등은 감소할 것이란 주장이다.

미국 캘리포니아대학교 샌디애이코 캠퍼스(UCSD) 비휘발성 시스템 연구소와 마이크로소프트 리서치의 라우라 M. 그루프와 스티븐 스완슨, 존 D 데이비스 연구원은 6개 제조사로부터 45종의 플래시 칩 데이터를 수집해 연구를 진행했다.

■“더 느려지고, 더 나빠지고, 싸진다”

낸드(NAND)플래시는 반도체 공정으로 만들어지만 무어의 법칙과 같은 일반적인 선순환을 따르지 않는다. 더 작은 피처 크기, 더 빠른 성능, 더 높은 신뢰성 그리고 더 적은 비용 등을 달성하기까지 연구진은 적어도 50년은 필요하다고 내다봤다.

근거는 밀도에 있다. 낸드플래시는 양자우물에 덫을 놓아 전자를 담게 된다. 피처 사이즈가 감소하면, 양자우물의 크기도 줄어든다. 그곳에 덫에 빠질 전자의 수가 줄어드는 게 당연하다. 이는 정보의 보존을 어렵게 하며, 정보를 읽기 어렵게 만든다고 연구진은 주장했다.

성능지수에 대한 전망도 있다.

일반적인 비트 당 밀도, 용량, 비용 등의 지수는 피처 크기를 줄이면서 개선된다. 이에 연구진은 또 다른 성능지수를 찾아냈다. 성능, 프로그램/삭제 지구력, 에너지효율, 데이터 유지 시간 등이다. 그 결과 피처 크기가 축소될 때 이들 성능 지수가 나빠졌다.

연구진은 과거 성능에 기반해 피처 크기의 변화가 핵심 스팩에 미치는 영향을 보여주는 방정식을 만들었다. 실험에는 싱글레벨셀(SLC), 멀티레벨셀(MLC), 트리플레벨셀(TLC) 등이 사용됐다. 피처 크기는 72나노미터에서 6.5나노미터까지로 설정됐다. 그리고 플래시 스토리지를 위한 실리콘 예산은 고정했다.

그 결과, 지연시간의 경우 MLC의 쓰기 레이턴시가 두 배로 늘었다. TLC는 2.5밀리세컨드 이상으로 늘어났다. 디스크 쓰기에 대한 성능 혜택이 현저하게 감소하는 것으로 나타난 것이다.

밴드위스의 경우 읽기의 밴드위스는 512비트로, 모든 쓰기의 경우는 50% 이상 줄었다. 이런 경향은 고성능 SLC 플래시에 최고로 나타났다.

IOPS의 경우 MLC 플래시의 입출력(I/O)비율은 거의 절반으로 떨어졌다.

이를 토대로 연구진은 플래시는 수년이내에 디스크를 압도적으로 우월해지기 힘들다고 결론내렸다. 실험 결과 나타난 비극적인 상황의 도래 시점은 6.5나노미터 공정이 상용화되는 2024년이다.

■연구가 전부는 아니다. 하지만...

그러나 연구진의 결과는 한계를 갖는다. 연구진은 실험을 위해 미래의 단말기에 탑재될 수 있는 반도체 칩 수를 제한했다. 또한 변화를 제어하기 위해 사용되는 여러 기법들의 잠재력을 무시했다. 밴드위스가 절반으로 줄어드는 것에, 그 칩의 숫자를 두 배로 늘릴 수 있지 않나 묻게 된다고 미국 지디넷은 평했다.

다만, 낸드 플래시가 영원히 완벽한 기술은 아니란 점은 분명하다. 낸드플래시 기술을 위협하는 새로운 반도체 메모리 기술들이 연구되고 있고, 언젠가 낸드도 생명을 다할 날이 올 것이다. RERAM 과 같은 신기술이 향후 10년내 컴퓨터 플래시를 대체할 것으로 지디넷은 예상했다.

일단, 최근 IT 시장은 플래시, SSD에 뜨거운 관심을 보낸다. 속도, 전력효율, 장애율 등에서 기존 하드디스크(HDD)보다 우수하기 때문이다. 현재의 플래시는 HDD보다 몇배 비싸다는 단점만 갖는다.