파네시아·메타, '원칩' 형태 차세대 AIDC 구조 제시

NREE 초청 논문 게재…CXL 기반 지연 편차 최소화

국내 팹리스 반도체 스타트업 파네시아가 글로벌 빅테크 메타와 협력해 데이터센터 전체를 하나의 거대한 반도체 칩처럼 구동시키는 차세대 인공지능 데이터센터(AIDC) 아키텍처를 제시했다.

파네시아는 메타와 공동 연구한 차세대 AI 인프라 구조 논문이 세계적인 과학 저널 네이처(Nature)의 전기전자 공학 학술지 ‘NREE(Nature Reviews Electrical Engineering)’에 초청 논문으로 정식 게재됐다고 8일 밝혔다. 

NREE가 전 세계 반도체 스타트업에 리뷰 논문 집필을 단독 초청해 게재한 것은 이번이 처음이다.

(사진=파네시아)

양사가 공개한 기술의 핵심은 개방형 국제 표준 규격인 CXL(컴퓨트 익스프레스 링크)을 활용해 랙(Rack)과 랙 사이의 네트워크 병목을 해소하는 것이다. 조 단위 매개변수(파라미터)를 다루는 초거대 AI 학습 환경에서는 수천 개의 가속기가 연동되는데, 기존 이더넷이나 인피니밴드 환경에서는 랙 간 통신 시 소프트웨어 조율 과정을 거치며 심각한 지연시간 편차가 발생했다.

파네시아와 메타는 CPU, 가속기, 메모리를 CXL 기반의 단일 도메인으로 묶어 캐시 일관성 유지 범위를 데이터센터 전반으로 확장했다. 이를 위해 하이 팬아웃 스위치, 패브릭 컨트롤러, 링크 가속 유닛 등 3종의 전용 하드웨어와 광통신 CXL 확장 기술을 결합했다.

구성 분석 결과, CPU 1개가 관리하는 가속기 수는 기존 2개에서 16개로 8배 늘었고, 하나의 도메인으로 묶이는 가속기 규모는 최대 960개로 13배 확대됐다. 랙 간 접근 지연시간은 기존 마이크로초(㎲) 수준에서 수백 나노초(㎱)대로 최대 10분의 1까지 단축됐다. 이를 통해 거대 AI 모델의 분산 학습 및 실시간 서비스 처리 효율을 비약적으로 끌어올릴 수 있다.

정명수 파네시아 대표는 “초거대 AI 시대에는 개별 가속기 성능 못지않게 수많은 자원을 어떻게 유기적으로 연결하느냐가 핵심”이라며 “CXL을 통해 데이터센터 전체를 하나의 고성능 컴퓨팅 시스템으로 동작시키는 차세대 인프라의 표준 방향을 입증했다”고 말했다.