유창식 교수 "맞춤형 D램 수요 폭발…D램 팹리스·파운드리 분업화 시대 올 것"

제9회 반도체 산학연 교류 워크샵서 발표

인공지능(AI) 시스템 발전으로 고객 맞춤형 메모리 수요가 급증하면서, 시스템 반도체 전유물로 여겨지던 '팹리스(설계)'와 '파운드리(위탁생산)' 생태계가 D램 시장에도 등장할 것이라는 전망이 나왔다.

유창식 성균관대 교수(반도체융합공학과)는 15일 서울 강남 코엑스에서 열린 제9회 반도체 산학연 교류 워크숍에서 'AI 시스템을 위한 D램 기술'을 주제로 발표했다.

유창식 성균관대학교 교수가 15일 제9회 반도체 산학연 교류 워크샵에서 발표하고 있다.(사진=지디넷코리아)

유 교수는 지난 2002년부터 2020년까지 한양대 교수(융합전자공학부)로 재직했고, 2020년부터 2025년까지 삼성전자 메모리사업부 부사장을 역임한 바 있다.

유 교수는 컴퓨팅 연산장치(CPU·GPU) 발전속도에 비해 메모리 성능 개선이 뒤처지면서 전체 시스템 성능을 제한하는 '메모리 월(Memory Wall)' 현상이 심화하고 있다고 진단했다. 특히 코어 수 증가와 AI 모델 사이즈 급성장에 비해 메모리 용량 개선 속도가 크게 뒤처져 한계에 직면했다는 설명이다.

기존 D램 미세화(스케일링) 작업이 한계에 부딪힌 점도 지적했다. 셀 간격이 좁아지면서 인접한 셀의 데이터를 훼손하는 '로해머(Row Hammer)' 현상이 발생하고 있고, 이를 방어하기 위해 D램 내부에 에러 정정 코드(On-die ECC) 등 복잡한 회로를 추가하면서 6.25% 이상 큰 면적 손실(오버헤드)이 발생하고 있다.

유 교수는 이러한 물리적 한계를 극복하기 위해 차세대 D램의 구조적 변곡점이 임박했다고 강조했다. 

그는 "4F²(4F스퀘어) D램은 트랜지스터 채널이 수평으로 있지 않고 수직으로 서 있으며, 수직으로 서 있는 트랜지스터 위에 바로 커패시터를 쌓는 구조"라며 "앞으로는 포스퀘어 D램을 쓰거나 낸드처럼 셀을 100층, 200층 쌓는 D램을 사용할 것이고, 여기서 한 번의 큰 변곡점이 생길 것"이라고 전망했다.

이어 "셀과 주변 회로를 각각 다른 웨이퍼에 제작한 뒤 결합하는 '웨이퍼 투 웨이퍼 본딩' 공정이 도입돼 면적 효율을 극대화할 것"으로 내다봤다.

구조적 진화와 함께 가장 주목할 만한 산업적 변화는 '커스텀(Custom) D램' 시장 부상이다. 규격화된 범용(Commodity) D램 시장과 별개로 특정 고객 요구에 맞춘 커스텀 시장이 새롭게 커질 것이란 전망이다.

유 교수는 "D램 회사들이 기존 범용 제품에 더해 커스텀 D램까지 추가 생산해야 하는데 아마도 모두 감당하지 못할 것"이라며 "메이저 회사들이 대형 고객사를 위한 설계와 개발은 해주겠지만, 중소 바이어나 소규모 고객은 지원하지 않을 것"이라고 예상했다. 

그러면서 "이러한 틈새시장을 겨냥해 커스텀 D램 설계를 전문으로 지원하는 'D램 팹리스'와 이를 위탁받아 생산하는 'D램 파운드리' 비즈니스가 앞으로 새롭게 생겨날 것"이라고 전망했다.