IBS, 0.7nm급 차세대 반도체 소자 제작 기술 개발…'사이언스' 실려

반도체·절연체·준금속 통합, 원하는 층과 위치에 구현 성공

0.7nm급 차세대 반도체 소자 제작 기술이 국내서도 개발됐다. 지난 6월 IBM이 발표한 이래 두 번째다. 

연구결과는 과학기술 분야 세계 3대 학술지 '사이언스'에 16일 오전 3시(KST) 게재됐다.

과학기술정보통신부는 조문호 기초과학연구원(IBS) 반데르발스 양자 물질 연구단장 연구팀이 2차원 반도체를 구성하는 원자를 선택적으로 바꿔, 하나의 박막에 반도체·절연체·준금속 영역을 원하는 층과 위치에 구현하는 0.7nm급 모듈형 트랜지스터 제작 기술을 개발했다고 밝혔다.

2차원 반도체는 원자층 두께에도 전류 제어가 가능해 차세대 초미세·저전력 반도체로 주목받는다. 그러나, 정교한 집적이 어려워 기술 개발에 어려움이 많았다.

차세대 반도체 소자 제작에 성공한 IBS 연구진. 왼쪽부터 조현제 박사과정생, 조문호 단장, 민석영 박사후연구원.(사진=IBS)

연구진은 서로 다른 물질을 쌓는 대신 2차원 반도체를 이루는 원자를 선택적으로 바꿔 필요한 물질을 원하는 위치에 직접 구현하는 방식을 고안했다.

연구진은 p형 반도체인 ‘이셀레늄화텅스텐(WSe₂)’를 이용해 텅스텐(W) 원자층을 셀레늄(Se) 원자층이 위아래로 감싼 구조를 만들었다. 텅스텐 원자는 그대로 두고 주변의 셀레늄 원자만 다른 원자로 바꿔 물질의 전기적 성질이 달라지는 원리를 활용했다.

양전하를 띤 정공(전자가 빠져나간 빈자리)이 전류를 운반하는 반도체를 p형 반도체라고 한다.

연구진은 반응 온도와 반응 기체의 압력을 조절해 화학반응이 다음 층으로 넘어가는 것을 제어하는 방법으로 0.7nm 두께의 원자층 단위로 물질을 변환하는데 성공했다. 반도체 공정용 마스크(가림막)를 활용해 평면상의 원하는 위치만 선택적으로 바꾸는 데에도 성공했다.

연구진은 이 기술로 하나의 박막에 반도체(이셀레늄화텅스텐)와 절연막(산화텅스텐), 준금속 전극 접합층(이텔루륨화텅스텐)을 갖춘 모듈형 트랜지스터를 구현했다.

조문호 단장은 "금속 전극에서 반도체로 전하가 이동할 때 넘어야 하는 에너지 장벽이 35.5meV(밀리전자볼트)까지 낮아졌다"며 "이는 금속 전극을 직접 붙이는 경우와 비교할 때 약 3분의 1 수준으로, 전류가 더 쉽게 흐를 수 있음을 의미한다"고 설명했다.

전류를 켜고 끄는 성능도 이론적 한계에 근접했다고 부연 설명했다. 전류를 10배로 바꾸는 데 필요한 게이트 전압의 변화량이 61.3밀리볼트다. 그런데 연구진이 개발한 기술도 상온에서 기존 방식의 트랜지스터가 도달할 수 있는 이론적 최솟값인 약 60밀리볼트에 가까웠다.

켜진 상태와 꺼진 상태의 전류 비율도 1,000만 배 이상으로 나타나, 적은 전압 변화로 전류를 안정적으로 제어할 수 있음을 연구진은 확인했다.

조문호 단장은 "산화텅스텐 절연막은 전기적 성능을 두께로 환산한 등가산화막두께(EOT)가 1나노미터 미만으로, 국제 반도체 로드맵에서 제시한 초미세 소자의 핵심 성능 목표 수준을 달성했다"고 덧붙였다.

원자층 단위의 선택적 치환을 이용한 모듈형 2차원 트랜지스터 제작 개념도.(그림=IBS)

특히, 이번에 제작한 인버터는 1V의 낮은 전압에서도 신호를 반전시켜, 적층형 집적회로로 확장될 가능성을 보여줬다는 것이 연구진 설명이다.

김성수 과기정통부 연구개발정책실장은 “기초과학 연구가 차세대 국가 전략기술인 반도체 분야의 난제를 해결하고 새로운 공정 패러다임을 제시한 대표적인 혁신 사례”라며, “앞으로도 원천기술이 우리나라 산업 경쟁력으로 이어질 수 있도록 기초·원천 연구 지원을 적극 해나갈 것”이라고 밝혔다.

한편 IBM은 지난 6월 새로운 3차원 트랜지스터 구조인 나노스택(Nanostack)을 활용한 0.7nm급 반도체 기술을 공개했다.