반도체 미세화 한계, '3D 적층'으로 뚫었다…IBM, 0.7나노 시대 개막

업계 최초 3D 나노시트 '나노스택' 적용…S램 면적 40% 축소

IBM이 세계 최초로 1nm(나노미터, 10억분의 1m)의 벽을 깬 0.7nm(7옹스트롬) 노드의 반도체 기술을 25일(현지시간) 공개했다. 전통적인 반도체 미세화 공정이 물리적 한계에 직면한 가운데, 완전히 새로운 3차원 트랜지스터 아키텍처인 '나노스택'을 통해 차세대 컴퓨팅을 위한 돌파구를 마련했다는 평가가 나온다.

이 칩은 손톱만 한 크기에 약 1000억 개의 트랜지스터를 집적할 수 있다. 이는 지난 2021년 공개한 자사 2나노 칩보다 집적도가 약 2배 높은 수치다. 기존 2나노 칩 대비 성능은 최대 50% 향상되고 에너지 효율은 70% 개선돼, 향후 고성능 인공지능(AI) 및 클라우드 인프라의 핵심 부품이 될 수 있다.

1나노 이하 칩 웨이퍼.(사진=IBM)

핵심 기술인 '나노스택'은 트랜지스터를 수직으로 쌓고 엇갈리게 배치하는 3D 순차 집적 방식의 나노시트 설계다. 각 적층 레이어마다 다른 소재를 적용해 개별 트랜지스터의 성능과 전력 효율을 독립적으로 최적화할 수 있다.

IBM은 초박형 유전체 결합 방식 등을 통해 이 아키텍처의 물리적 제조 및 실제 연산 지원을 검증했다. 이를 통해 S램 면적을 40% 축소함으로써 고대역폭 데이터를 요구하는 AI 워크로드 처리에 적합한 환경을 구현했다고 자평했다.

이번 연구는 미국 뉴욕주 올버니에 위치한 최첨단 반도체 연구시설에서 진행됐다. IBM은 ASML의 하이 NA 극자외선(EUV) 장비를 도입할 예정이다. 램리서치와 도쿄일렉트론(TEL), 스크린 등 핵심 파트너들과 협력해 새로운 하이 NA EUV 공정을 개발하고 있다. 

한편, IBM은 세계 최초의 순수 양자 파운드리 독립법인 '앤더론' 설립 계획도 공개했다. 앤더론은 IBM의 양자 컴퓨팅 및 반도체 전문성을 바탕으로 글로벌 양자 웨이퍼 제조를 전담한다. 

IBM은 향후 5년 내에 나노스택 기술을 적용한 1nm 이하 칩의 양산 돌입이 목표라고 밝혔다.