SK하이닉스 HBM 개발 주역 "반도체 패키징, 이젠 덧셈 아닌 곱셈 법칙"

이강욱 부사장 "부족하면 공정, 디자인 아무리 잘해도 소용 없어"

"이전 패키징 기술은 덧셈의 개념이었다. 때문에 패키징을 못해도 앞단의 공정과 디자인에 큰 문제를 주지는 않았다. 그러나 이제는 패키징이 곱셈의 법칙이 됐다. 공정과 디자인을 아무리 잘해도, 패키징을 잘 못하면 사업의 기회조차 얻을 수 없게 됐다."

이강욱 SK하이닉스 부사장은 24일 서울 코엑스에서 열린 '반도체 대전(SEDEX 2024)' 기조연설에서 이같이 밝혔다.

이 부사장은 SK하이닉스에서 패키징 개발을 담당하고 있다. SK하이닉스의 HBM 성공 신화를 이끈 주역 중 한 명으로, '전기전자공학자협회(IEEE) 전자패키징학회(EPS) 어워드 2024'에서 한국인 최초로 ‘전자제조기술상’을 수상하기도 했다.

이강욱 SK하이닉스 부사장이 기조연설을 진행하는 모습(사진=장경윤 기자)

■ 패키징, 이제는 '곱셈의 법칙' 적용

이날 'AI 시대의 반도체 패키징의 역할'을 주제로 발표를 진행한 이 부사장은 첨단 패키징 기술이 반도체 산업에서 차지하는 위치가 완전히 변화됐음을 강조했다.

이 부사장은 "이전 패키징은 '덧셈'과도 같아 기술이 미흡해도 공정, 디자인 등에 큰 영향을 주지 않았다"며 "이제는 아무리 반도체 공정과 디자인을 잘해도, 패키징이 받쳐주지 않으면 사업의 진출 기회가 아예 없는(결과값이 0인) '곱셈의 법칙'이 적용된다고 생각한다"고 밝혔다.

특히 패키징 산업은 HBM 시장의 급격한 성장세에 따라 더 많은 주목을 받고 있다.

HBM은 여러 개의 D램을 수직으로 적층한 뒤 TSV(실리콘관통전극)로 연결한 차세대 메모리다. 데이터의 전송 통로 역할인 대역폭이 일반 D램 대비 수십배 넓어, 방대한 양의 데이터 처리에 적합하다. 이 HBM를 GPU 등 고성능 시스템과 2.5D SiP(시스템 인 패키지)로 연결하면, 엔비디아가 공개한 '블랙웰' 시리즈와 같은 AI 가속기가 된다.

2.5D 패키징은 넓은 기판 모양의 실리콘 인터포저 위에 반도체 다이(Die)를 수평 배치하는 기술이다. 기판만을 활용하는 기존 2D 패키징에 비해 회로를 더 밀도있게 연결할 수 있다.

■ 패키징 주도하는 TSMC…다양한 차세대 기술 준비 중

현재 2.5D 패키징을 선도하고 있는 기업은 대만 TSMC다. TSMC는 자체 2.5D 패키징 기술인 'CoWoS(칩 온 웨이퍼 온 서브스트레이트)'를 통해 SK하이닉스와 엔비디아 GPU를 접합하고 있다.

특히 SK하이닉스가 최근 상용화한 HBM3E(5세대 HBM)의 경우, TSMC는 이전 CoWoS-S에서 한발 더 나아간 CoWoS-L를 적용했다. CoWoS-L은 로컬실리콘인터커넥트(LSI)라는 소형 인터포저를 활용해 비용 효율성을 높이는 기술이다.

이 부사장은 "나아가 TSMC는 광학 소자를 활용하는 'CPO 패키징'이나 GPU와 메모리를 수직으로 직접 연결하는 '3D SiP', 웨이퍼에 직접 칩을 연결하는 '시스템 온 웨이퍼' 등을 향후의 패키징 로드맵으로 제시하고 준비하고 있다"고 밝혔다.

■ 하이브리드 본딩 열심히 개발…설비투자는 '아직'

한편 SK하이닉스는 내년 하반기 양산할 계획인 HBM4(6세대 HBM)에 기존 본딩 기술과 하이브리드 본딩을 적용하는 방안을 모두 고려하고 있다. 두 기술을 동시에 고도화해, 고객사의 요구에 맞춰 적절한 솔루션을 제공하겠다는 전략이다.

하이브리드 본딩이란 칩과 웨이퍼의 구리 배선을 직접 붙이는 차세대 패키징 공법이다. 기존 본딩은 작은 돌기 형태의 범프(Bump)를 통해 칩을 붙인다. 하이브리드 본딩은 이 범프를 사용하지 않아 전체 칩 두께를 줄이는 데 유리하다.

다만 SK하이닉스가 하이브리드 본딩 분야에 당장 투자를 진행할 가능성은 낮은 것으로 관측된다. 내년 설비투자 규모를 올해(10조원 중후반대) 대비 늘리기는 하나, 인프라 및 연구개발(R&D), 후공정 분야에 고루 할당하기 때문이다.

이 부사장은 하이브리드 본딩용 설비 투자 계획과 관련한 기자의 질문에 "아직은 개발 단계"라며 "여러 가지를 검토하고 있다"고 답변했다.