지멘스, AI 가속기 위한 SoC 설계 솔루션 '캐터펄트 AI NN' 발표

AI 신경망 합성할 수 있는 포괄적인 솔루션 제공

지멘스 디지털 인더스트리 소프트웨어인 지멘스 EDA 사업부는 애플리케이션별 집적 회로(ASIC) 및 시스템온칩(SoC)에서 신경망 가속기의 상위수준합성(HLS) 솔루션인 캐터펄트 AI NN을 발표했다고 31일 밝혔다.

캐터펄트 AI NN은 AI 프레임워크에서 신경망 기술에서 시작해 C++로 변환하고, 이를 반도체칩 설계의 프로그램 언어인 베릴로그(Verilog) 또는 VHDL의 RTL(register transfer level) 가속기로 합성해 실리콘에서 전력, 성능 및 면적(PPA)에 최적화된 하드웨어 설계를 변환 및 최적화시켜 구현할 수 있도록 지원하는 솔루션이다.

(사진=지멘스)

캐터펄트 AI NN은 머신 러닝 하드웨어 가속을 위한 오픈 소스 패키지인 hls4ml과 상위수준합성(HLS)을 위한 Siemens의 Catapult HLS 소프트웨어를 결합시켰다.

캐터펄트 AI NN은 미국 에너지부 산하 연구소인 페르미연구소(Fermilab) 및 기타 hls4ml의 주요 기여자들과 긴밀히 협력해 개발됐다. 맞춤형 실리콘의 전력, 성능 및 면적에 대한 머신 러닝 가속기 설계의 고유한 요구 사항을 해결한다.

지멘스 측은 "소프트웨어 신경망 모델을 하드웨어로 구현하기 위해 수작업으로 변환하는 과정은 매우 비효율적이고 시간이 많이 걸리며 오류가 발생하기 쉽다"며 "새로운 캐터펄트 AI NN 솔루션을 통해 개발자는 소프트웨어 개발 과정에서 최적의 PPA를 위한 신경망 모델을 자동화하고 동시에 구현할 수 있어 AI 개발의 효율성과 혁신의 새로운 시대를 열 수 있다"고 밝혔다.

AI의 실행시간 및 머신 러닝 작업이 기존 데이터센터는 물론, 소비자 가전부터 의료 기기까지 모든 분야로 이전됨에 따라 전력 소비를 최소화하고 비용을 절감하며 최종 제품의 차별화를 극대화하기 위한 '적절한 크기의' AI 하드웨어에 대한 요구가 빠르게 증가하고 있다. 

그러나 대부분의 머신 러닝 전문가들은 합성 가능한 C++, Verilog 또는 VHDL보다는 텐서플로우(TensorFlow), 파이토치(PyTorch), 케라스(Keras)와 같은 반도체칩 설계 프로그램 언어 도구로 작업하는 것이 더 익숙하다. AI 전문가가 적절한 크기의 ASIC 또는 SoC 구현으로 머신 러닝 애플리케이션을 가속화할 수 있는 간편한 방법이 지금까지는 없었다.

머신 러닝 하드웨어 가속을 위한 오픈 소스 패키지인 hls4ml를 사용하면 텐서플로우와 파이토치, 케라스 등과 같은 AI 프레임워크에 기술된 신경망에서 C++를 생성하여 이러한 간극을 매울 수 있다. 그런 다음 C++를 FPGA, ASIC 또는 SoC 구현을 위해 배포할 수 있다.

캐터펄트 AI NN은 hls4ml의 기능을 ASIC 및 SoC 설계로 확장한다. 여기에는 ASIC 설계에 맞게 조정된 특별한 C++ 머신 러닝 함수의 전용 라이브러리가 포함돼 있다. 설계자는 이러한 함수를 사용해 C++ 코드로 구현함에 있어 지연 시간 및 리소스 절충을 통해 PPA를 최적화할 수 있다. 또한 설계자는 이제 다양한 신경망 설계의 영향을 평가하고 하드웨어에 가장 적합한 신경망 구조를 결정할 수 있다.

캐터펄트 AI NN은 현재 얼리 어답터들이 사용할 수 있으며, 2024년 4분기에 모든 사용자가 사용할 수 있게 될 예정이다.