IBM, 2나노미터 반도체 기술 공개

IBM은 2 나노미터(nm) 나노시트(nanosheet) 기술로 개발된 칩을 6일 공개했다.

반도체는 하이브리드 클라우드, AI, 사물인터넷 시대에 칩 성능과 에너지 효율 증대 요구를 받고 있다. IBM의 새로운 2 나노 칩 기술은 7나노 노드 칩보다 45% 더 높은 성능과 75% 더 낮은 에너지 사용을 달성할 것으로 예상된다.

최첨단 2나노 칩을 이용하면 휴대폰 배터리 수명이 4배 증가할 수 있다. 전 세계 에너지 사용량의 1%를 차지하는 데이터 센터의 탄소 배출량을 감소시킬 수 있다. 모든 서버를 2나노 기반 프로세서로 변경할 경우, 잠재적으로 이 숫자를 크게 줄일 수 있다. 애플리케이션 처리 속도 향상부터 언어 번역 지원, 인터넷 액세스 속도 향상 등 노트북 기능이 대폭 향상된다. 자율주행차에서 물체 감지 및 반응 시간 단축에 기여할 수 있다.

IBM 2나노미터 반도체 웨이퍼

IBM의 반도체 개발 노력은 뉴욕 올버니 나노테크 단지내에 위치한 연구소에서 이뤄진다. IBM 과학자들은 여기에서 공공 및 민간 부문 파트너들과 함께 논리 회로의 확장과 반도체 성능의 경계를 넓히기 위해 긴밀히 협력하고 있다.

IBM 올버니 연구소는 이러한 혁신에 대한 협업 접근 방식을 통해 반도체 연구를 위한 선도적인 에코시스템을 구축하고 신기술 개발 프로젝트를 끊임없이 진행하여 제조 수요를 해결하고 글로벌 칩 산업의 성장을 가속화하도록 돕고 있다.

IBM의 반도체 혁신은 7나노 및 5나노 공정 기술의 첫 구현, 단일 셀 DRAM, 데너드 스케일링 법칙, 화학적으로 증폭된 감광액, 구리 상호 연결 배선, 실리콘 온 인슐레이터 기술, 멀티 코어 마이크로프로세서, 하이-K 게이트 유전체, 임베디드 DRAM, 3D 칩 스태킹 기술 등을 포함한다. IBM 연구소의 7 나노 업그레이드 버전을 포함한 IBM의 첫 상용화 제품은 올해 말 IBM 파워10 기반 IBM 파워 시스템에 적용되어 출시 예정이다.

칩당 집적된 트랜지스터 수를 늘리면 칩은 더 작고, 더 빠르고, 더 안정적이고, 더 효율적일 수 있다. 2나노 설계는 IBM의 나노시트 기술을 사용한 반도체 기술의 진보를 보여준다. 이 아키텍처는 IBM이 5나노미터 디자인을 발표한 지 채 4년이 안되어 개발됐다. 이 최신 아키텍처 덕분에 손톱만한 크기의 2나노 칩에는 최대 500억 개의 트랜지스터를 장착할 수 있게 됐다.

IBM 2나노미터 트랜지스터 단면도

칩에 집적된 트랜지스터가 많다는 것은 프로세서 설계자가 칩에 보안 및 암호화를 위한 새로운 경로나 AI, 클라우드 컴퓨팅과 같은 첨단 워크로드의 기능을 개선할 수 있는 핵심적인 혁신 기술을 더 많이 넣을 수 있다는 것을 의미한다. IBM은 이미 IBM 파워10 및 IBM z15와 같은 IBM 최신 하드웨어에서 혁신적으로 향상된 핵심 기능들을 구현하고 있다.

IBM 연구소 총괄 다리오 길 수석 부사장은 "이 새로운 2나노 칩에 반영된 IBM의 혁신은 반도체와 IT 산업 전체에 필수적"이라며 "이번 발표는 (본질적인 과학이나 엔지니어링 진보에 기반한) 하드 테크 분야의 도전을 책임지는 IBM 접근 방식의 산물이자, 지속적인 투자와 에코시스템의 R&D 협업 접근 방식이 어떻게 중요한 기술적 발전을 만들어내는지를 보여주는 예시”라고 강조했다.