"2020년 4나노까지"…삼성 파운드리 로드맵

삼성전자가 파운드리(반도체 위탁생산) 기술 경쟁력 강화를 통한 리더십 확보에 나섰다. 파운드리 공정을 2020년에는 4나노(nm) 수준까지 미세화한다는 계획이다.

삼성전자는 24일(현지시간) 미국 산타클라라에서 파운드리 고객사와 파트너사 관계자 약 400명이 참석한 가운데'삼성 파운드리 포럼'을 개최하고 파운드리 사업 전략과 8나노부터 4나노까지 광범위한 첨단 미세공정 로드맵을 공개했다.

지난해에 이어 열린 이번 포럼은 지난 12일 파운드리 사업을 독립 사업부로 격상시키는 조직개편 후 첫 행사로 주목받았다. 이날 행사에는 김기남 반도체총괄 사장을 비롯해 신설된파운드리사업부 정은승 부사장, 윤종식 부사장, 배영창 부사장 등이 참석했다.

이날 발표된 신규 공정 로드맵에 따르면 삼성전자는 8LPP(8나노 Low Power Plus)까지 극자외선노광장비(EUV) 없이 미세화를 이룬다. 올해 공정 개발을 완료할 예정인 8LPP는 현 노광장비로 구현할 수 있는 가장 경쟁력 있는 미세공정이 된다.

내년 개발이 완료되는 7나노 부터는 네덜란드 노광 장비 업체 ASML가 협력해 EUV를 도입할 예정이다. 7LPP (7나노 Low Power Plus)는 EUV 장비를 적용하는 최초의 로직 공정이다. 삼성전자는 ASML과 협력해 기존 미세공정의 한계를 극복한다는 계획이다.

2019년 도입되는 6LPP (6나노 Low Power Plus)는 7나노 공정을 기반으로 삼성전자의 독자적인 '스마트 스케일링 솔루션'을 적용해 7나노 대비 집적도 향상과 초저전력 특성을 구현하는 공정이다. 같은해 개발 완료 예정인 5LPP (5나노 Low Power Plus)는 핀펫(FinFET) 구조로 구현할 수 있는 마지막 단계의 미세공정이 될 전망이다.

삼성전자 반도체총괄 김기남 사장이 미국 산타클라라에서 열린 '삼성 파운드리 포럼(Samsung Foundry Forum)'에서 삼성전자의 최신 파운드리 공정 기술과 솔루션을 발표하고 있다. (사진=삼성전자)

2020년 도입되는 4LPP (4나노 Low Power Plus)부터는 차세대 트랜지스터 구조인 'MBCFET'이 적용된다. MBCFET(Multi Bridge Channel FET)은 게이트의 모양을 원형으로 만들어 접하는 면적을 넓힌 새로운 구조의 트랜지스터 GAAFET(Gate All Around FET) 기술의 삼성전자 독자 브랜드다.

이와 함께 18나노 FD-SOI(완전공핍형 실리콘 온 인슐레이터·Fully Depleted-Silicon on Insulator)도 신규 솔루션으로 공개됐다. FD-SOI는 웨이퍼 위에 산화막을 형성해 소자에서 발생하는 누설 전류를 크게 줄여주는 기술이다. 현재 양산되고 있는 28나노 FD-SOI 공정에 eMARAM과 RF 기능을 통합하는 플랫폼으로 성능과 저전력 특성을 향상시킨 것이 특징이며 2020년 공정개발이 완료욀 예정이다.

앞서 삼성전자는 지난해 10월 업계 최초로 10나노 로직 공정 양산에 성공했다. 삼성전자 엑시노스9과 퀄컴 스냅드래곤835 프로세서가 현재 10나노 공정에서 양산되고 있다. 이어 지난 4월에는 10나노 2세대 핀펫 공정(10LPP) 개발도 완료했다.

윤종식 삼성전자 파운드리사업부 부사장은 "모든 기기가 연결되는 '초 연결 시대'에서 반도체의 역할도 커지고 있다"면서 "삼성전자는 광범위한 첨단 공정 로드맵을 보유하고 있는 파운드리 파트너로서 고객들과 적극적인 협력관계 구축을 통해 최적의 맞춤형 솔루션을 제공할 것"이라고 밝혔다.