IBM-EU, 반도체 협력

향후 3년간 설계과정 버그체크 수정기술 개발

IBM이 11일(현지시간) 유럽연합(EU)과 향후 3년간 마이크로 칩 설계과정에서의 결함(버그)체크 및 수정 신기술 개발을 위한 공동연구에 나선다고 발표했다. 이 프로젝트가 성공하면 유럽기업들의 반도체 설계결함을 50%까지 줄이면서 반도체 신뢰성 및 효율성을 크게 높여 나가게 될 것으로 기대되고 있다.

씨넷에 따르면 IBM은 향후 3년간 EU의 재정지원을 받아 스웨덴,독일,오스트리아, 헝가리,에스토니아 등 5개국 7개 기업,대학 등과 함께 연구를 수행한다.

이들은 이 프로젝트를 통해 칩의 신뢰성과 효율성을 높이는 동시에 칩제조시간과 비용을 최고 50%까지 줄이는 것을 목표로 하고 있다. 이 새로운 시스템의 목표는 초기칩 디자인에서 최종 실리콘 설계에 이르기까지의 실수를 찾아내고 수정하는 것이다.

컨소시엄에는 IBM 외에 스웨덴의 에릭슨, 에스토니아의 테크니카우리쿨,헝가리 트랜스EDA시스템, 스웨덴 린코핑스대, 독일 브레메닌대학, 오스트리아 그라츠기술대, 에스토니아 테스토니카랩 등이 참여한다.

IBM은 “현재 칩 설계의 70%가 버그를 없애는데 사용되고 있다”며 “대부분의 노력이 반도체 설계상의 실수와 버그의 원인을 찾고 수정하는데 쏟아지고 있다”고 말했다.

다이아몬드 그룹은 칩당 디버깅 작업에 드는 전반적인 노력을 시간으로는 50%, 비용으로는 1천750만달러정도 줄일 수 있을 것으로 기대하고 있다. 그리고 이 결과 칩설계 및 출시까지 걸리는 시간도 동시에 떨어질 것으로 보고 있다.

IBM은 “칩이 점점 더 작아지고 집적도가 높아짐에 따라 우주선(space ray)같은 외적요인에 의한 일시적인 결함인 ‘소프트 에러’는 다루기가 매우 힘들고 예측하기 힘들다”고 설명했다.

IBM 측은 “그러나 새 기술이 개발되면  개선된, 그리고 집중적인 검사방식을 사용해 이 소프트에러를 예측할 수 있을 것”이라며 “이를 통해 이 특별한 결함을 개선하는 데 드는 시간을 23%까지 줄일 수 있을 것”이라고 말했다.

올해 유럽 반도체 제조업체가 하나의 칩에서 결함을 발견하고 수정하는 데는 연간 3천450만달러가 들 것으로 예상됏다. 

지난해 말 구글이 조사한 결과에 다르면 컴퓨터메모리는 때때로 이전에 알려지고 예상된 것보다도 훨씬 많은 에러를 내는 것으로 나타났다.

라이크 탈리나 케트니코이리쿨 연구원이자 다이아몬드프로젝트조정관은 “미소전자칩을 설계하는 것은 매우 비싸다”며 “설계비용은 반도체산업의 성장을 지속하는데 최대 위협”이라고 말했다.

그는 “설계칩의 복잡성과 시스템 설계 방식의 생산성 간에 날로 커지는 갭을 줄이는 방법은 새롭고 더경쟁력있는 설계방식과 툴의 개발”이라고 말했다.