TSMC, '1.4나노' 성능·수율 모두 잡았다…차세대 공정 선점 시동

16일 실적발표서 "목표 성능 90% 도달·S램 수율 안정권"…삼성 등에 앞서

대만 파운드리 TSMC가 최근 1나노미터(nm) 공정 고도화에서 상당한 진전을 이뤘다. 오는 2028년 양산 예정인 공정의 샘플 칩이 목표 성능의 90%에 도달했고, 주요 부품 수율도 안정화 단계에 접어든 것으로 나타났다.

TSMC는 지난 16일 2분기 실적발표에서 "A14(A는 옹스트롬, 0.1나노) 공정 개발은 계획대로 순조롭게 진행되고 있다"며 "내부 시험용 칩 기준으로 소자 성능이 목표치 대비 90% 수준에 도달했다"고 밝혔다. 이어 "256메가비트 S램 수율도 90%에 근접했다"고 덧붙였다. 

TSMC 반도체 팹(사진=TSMC)

1.4나노에 해당하는 A14는 TSMC가 2027년 시생산에 돌입해, 2028년부터 본격 양산 예정인 차세대 공정이다. TSMC의 2나노(N2) 대비 동일한 전력에서 10~15% 성능 향상, 혹은 동일한 성능에서 25~30% 전력절감 효과를 제공한다. 칩 집적도 또한 20% 향상됐다. 

S램은 중앙처리장치(CPU)·그래픽처리장치(GPU) 등에 내장하는 고속 휘발성 메모리다. 셀 크기가 작고 수많은 트랜지스터를 균일하게 구현해야 하기 때문에, 초미세 공정 상에서 구현 난도가 매우 높다. 이에 TSMC는 차세대 공정 개발에서 S램 수율을 먼저 안정화하고, 이를 공정 성숙도 향상 지표로 삼아 왔다.

TSMC는 A14를 기반으로 성능을 더 높인 A13·A12 공정도 개발 중이다. 두 공정의 양산 목표 시점은 2029년이다. 

TSMC는 "A14 및 파생 기술들이 2나노 공정보다 더 강하고 오래 지속되는 공정이 될 것이라고 확신한다"며 "TSMC 기술 리더십 위치를 더 공고히할 할수 있을 것"이라고 강조했다. 

한편 삼성전자는 오는 2029년부터 1나노 공정에 진입할 예정이다. 당초 목표는 2027년이었으나, 무리한 공정 진입보다는 2나노 등 기존 공정 최적화에 집중하겠다고 판단한 결과다.

신종신 삼성전자 디자인플랫폼(DP) 개발실장(부사장) 이달 초 열린 SAFE(Samsung Advanced Foundry Ecosystem) 포럼에서 "SF1.4(1.4나노) 공정은 2029년 양산을 목표로 순조롭게 개발 중"이라며 "수율과 성능을 개선한 SF1.4+ 공정은 2030년에 선보일 예정"이라고 밝힌 바 있다.