대만 주요 파운드리 TSMC가 1.4나노미터(nm)급 공정을 오는 2028년 양산 개시할 계획이다. 삼성전자·인텔 등 경쟁사들과의 기술 격차를 유지하기 위한 초미세 공정 개발에 속도를 내려는 전략으로 풀이된다.
TSMC는 미국 캘리포니아 실리콘밸리에서 '2025 북미 테크 컨퍼런스'를 열고 회사의 차세대 기술 로드맵을 공개했다.
이날 TSMC는 A14(1.4나노) 공정을 공개하면서 "오는 2028년 양산될 것으로 예상한다"고 밝혔다. 1.4나노는 초미세 공정의 영역으로, 주요 파운드리 기업들은 올해 하반기부터 2나노급 공정 양산에 돌입한다.
또한 후면전력공급(BSPDN)을 적용한 A14 공정은 2029년 출시할 예정이다. BSPDN은 웨이퍼 전면에 모두 배치되던 신호처리와 전력 영역을 분리해, 웨이퍼 후면에 전력 영역을 배치하는 기술이다.
관련기사
- TSMC, 인텔과 합작 부인... 인텔, '18A 공정'에 사활 건다2025.04.22
- TSMC, AI칩 수요 견조 재확인…삼성·SK, HBM 사업 성장세 '쾌청'2025.04.21
- AMD "TSMC N2 공정서 차세대 서버용 프로세서 '베니스' 생산"2025.04.15
- 현대차, 생산 효율화·현지화로 美 관세장벽 넘는다2025.04.24
A14은 2나노 공정인 N2 대비 성능은 최대 15% 향상되며, 전력 소모량은 30% 저감할 수 있다. 칩의 집적도는 최소 1.2배 높아진다.
세부적으로 A14에는 TSMC의 2세대 GAA(게이트-올-어라운드) 나노시트 트랜지스터가 적용된다. GAA는 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널 4개면을 모두 감싸는 기술이다. 기존 3개면을 감싸는 핀펫(FinFET) 구조 대비 데이터 처리 속도, 전력 효율성 등을 높일 수 있다.
