인텔, 반도체 후면 전력 공급 기술 '파워비아' 구현 성공

인텔이 반도체 웨이퍼 후면으로 전력을 전달하는 새로운 구조 '파워비아'(PowerVia) 구현에 성공했다고 밝혔다.

인텔은 인텔 4 공정에서 생산한 저전력·고효율 E(에피션트)코어 8개에 파워비아 기술을 적용한 결과 보다 적은 전력으로 높은 주파수를 얻을 수 있고 전력 소모도 줄었다고 설명했다.

파워비아 기술을 적용한 반도체 시제품 '블루스카이 크릭'. (사진=인텔)

반도체 후면으로 전력을 전달하는 기술은 대만 TSMC도 2026년경 적용을 목표로 개발중이었다. 인텔은 파워비아 구현을 통해 첨단공정 리더십에 한 발 더 다가섰다.

■ 공정 미세화 따라 신호·전력 배선 분리 필요성 대두

반도체 다이는 신호 뿐만 아니라 전력을 공급하는 배선이 반드시 필요하다. 현재 가장 널리 쓰이는 방식은 가장 아래에 트랜지스터를 두고 전력 배선을 가장 위에, 그 다음 신호를 전달하는 배선을 두는 것이다.

그러나 공정 미세화에 따라 점점 더 가는 배선을 연결할 필요성이 생겼다. 문제는 신호와 전력 배선이 한데 얽히며 점점 더 복잡해지고 더 높은 전압을 공급해야 해 효율성이 떨어진다는 것이다.

파워비아는 신호와 전력을 공급하던 배선이 섞여 있던 구조에서 벗어나 트랜지스터 위쪽에서는 신호만 주고 받고 아래쪽에 전력을 공급하는 배선을 두는 것이다. 이를 가리켜 '웨이퍼 후면 전력 전달 기술'이라고 부른다.

■ 파워비아·EUV 기술 모듈화로 위험 회피

인텔은 14→10나노급 공정 전환시 한꺼번에 새로운 기술을 모두 투입하려다 제품 생산 시기를 놓치는 뼈아픈 실기를 범했다.

인텔은 지난 해 "일부 선행 기술을 시험 적용한 제품을 내부에서 생산하며 테스트할 예정"이라고 밝힌 바 있다. (자료=인텔)

인텔은 2024년 인텔 20A·18A 공정 일환으로 투입될 파워비아 기술 적용을 앞두고 기존 3차원 핀펫 구조와 파워비아를 활용한 중간 단계 제품을 내부에서 시험 생산하는 방식을 택했다. 이를 통해 신기술 개발시 생길 수 있는 위험을 줄였다.

인텔은 리본펫 기술과 파워비아 기술을 분리해 모듈화 개발하는 방식으로 리스크를 회피했다. (자료=인텔)

인텔은 올 하반기 출시될 차세대 코어 프로세서 '메테오레이크'(Meteor Lake)에 투입되는 E(에피션트)코어 8개를 인텔 4 공정에서 생산한 다음 이 반도체에 파워비아 기술을 적용했다. 이 반도체에는 '블루스카이 크릭'(Blue Sky Creek)이라는 이름이 붙었다.

■ "기존 공정 대비 작동 클록 높이면서 전력 소모 줄여"

인텔은 "블루스카이 크릭은 반도체 내 구역의 90%를 유효하게 활용하면서 공급되는 전압이 떨어지는 'IR 전력 드룹'을 30% 이상 줄였다. 또 같은 전압으로 기존 대비 6% 더 높은 작동 클록을 얻는 데 성공했다"고 설명했다.