20나노 공정, 28나노 대비 투자비 2배 '껑충'

"미세공정 전환 갈수록 어려워, 대안 모색해야"

28·32나노 반도체 공정 대비 20·22나노는 투자비용이 최대 2배 가까이 증가하는 것으로 나타났다. 공장 투자비용, 기술개발, 설계, 마스크 제작, 설계툴 설치까지 분야별로 많게는 5배까지 차이가 났다.

7일 조태체 삼성전자 마스터는 서울 양재동 엘타워에서 열린 반도체공정포럼 조찬세미나에서 미국 설계툴업체 카덴스 분석 결과를 토대로 공정이 미세화될수록 비용이 얼마나 더 올라갈 수 있는가를 설명했다.

카덴스 자료에 따르면 28·32나노 공정에서는 공장을 짓는데 투자 비용이 30억달러(한화 3조2천억원) 수준이었다. 그러나 20·22나노 공정이 되면 비용은 40억~70억달러로 급속하게 올라갔다.

공정 기술개발에도 28·32나노가 12억달러 정도 든다면 22·20나노는 21억~30억달러 정도의 비용이 소요되는 것으로 조사됐다. 20·22나노 공정은 R&D에만 2조원 이상의 투자가 필요하게 된다.

설계비용으로 가면 20·22나노와 28·32나노 공정의 비용 차이는 더 커진다. 28·32나노 설계 비용이 5천만~9천만달러였다면 20·22나노 공정은 1억2천만~5억달러까지의 투자가 필요하다. 설계툴도 200만~300만달러의 비용이 미세공정으로 가면 500만~800만달러로 차이가 크다.

조태제 삼성전자 마스터는 이날 반도체공정포럼에서 “SoC(시스템온칩)는 실력의 잣대”라면서도 “경제성을 갖기는 어려울 것”이라고 설명했다. 28나노 이후 공정부터는 투자 비용이 급속도로 올라가면서 경제성을 확보하기가 점점 더 어려워질 것이라는 전망이다.

반도체에서는 미세공정을 통해 면적을 줄이고 전력 소모량은 낮추면서 성능을 높이는 것이 일반적인 방법이었다. 미세공정 전환이 얼마나 빨리 이뤄지느냐에 따라 업체의 실력이 평가됐다.

미세공정 전환이 점점 더 어려워진다면 대안을 모색해야 한다. 최근에는 후공정, 패키징이 전력 소모량, 면적, 성능면에서 3마리 토끼를 다 잡을 수 있는 대안으로 떠올랐다. 후공정 패키징을 선진화하면 대규모 장비 투자 없이 비용은 낮추면서도 성능면에서 공정 미세화의 효과를 거둘 수 있을 것이라는 전망이다.

조 마스터는 “대역폭을 넓히고 구동 전력을 낮추고 전극 물질을 바꾸고 백엔드의 지연을 줄이는 등 다양한 방법이 시도되고 있지만 패키징, 그 중에서도 3D로 가면서 가치를 만들어낼 수 있다”고 강조했다.

패키징은 과거 와이어본딩 방식이 플립칩 형태로 바뀌고 있다. 전선을 통한 연결에서 전극 패턴을 통해 융착시키는 방식이다. 최근에는 한층 더 나아간 3D나 TSV(관통전극방식)에 대한 논의도 활발하다. 조 마스터는 “TSV는 아직 초입단계”라며 “앞으로 더 많은 발전이 필요하다”고 평가했다.