인텔 "1.8나노급 18A 공정, 성능 25% ↑ 소비전력 36% ↓"

인텔은 최근 진행된 연례 글로벌 반도체 학회 'VLSI 심포지엄'에서 올 연말부터 대량생산에 들어갈 1.8나노급 '인텔 18A'(Intel 18A) 공정 개선 사항을 공개했다.

인텔 18A 공정은 극자외선(EUV)을 활용하는 인텔 세 번째 공정이며(상용화 기준) 2021년 팻 겔싱어 전임 인텔 CEO 아래 만들어진 '4년 내 5개 공정'(5N4Y) 로드맵의 마지막 단계에 해당한다.

인텔 18A는 공정 미세화 기술 이외에 차세대 트랜지스터 구조 '리본펫'(RibbonFET), 반도체 후면 전력 전달 기술(BSPDN) '파워비아'(PowerVia)를 모두 투입한다. 이를 통해 인텔 3 공정 대비 전력소모와 성능, 면적(PPA)에서 상당한 개선을 거뒀다는 것이 인텔 설명이다.

PC부터 데이터센터까지 다양한 용도 겨냥

인텔 18A는 일반 PC부터 서버, 데이터센터까지 폭 넓은 제품을 생산할 수 있도록 설계됐다. 고객사는 높이 180nm(나노미터)인 고성능(HP) 라이브러리, 저전력 용도에 최적화된 높이 160nm 고밀도(HD) 등 두 가지 라이브러리 중 하나를 선택할 수 있다.

인텔이 제출한 논문에 포함된 인텔 3/인텔 18A 공정 성능과 면적 비교도. (자료=인텔)

인텔은 VLSI 심포지엄에 제출한 논문에서 "180nm HD 라이브러리를 활용해 만든 Arm IP 기반 표준 코어로 테스트할 경우 인텔 18A 공정은 인텔 3 공정 대비 작동 전압 상승 없이 최대 25% 성능이 향상됐다"고 밝혔다.

또 "1.1V 전압을 투입한 상태에서 같은 작동 클록으로 구동하면 인텔 18A는 인텔 3 대비 전력 소모가 36% 감소하며, 전압을 0.75V로 내리면 속도는 18% 늘어나며 전력 소모는 38% 감소한다"고 설명했다.

새 트랜지스터·파워비아로 전력소모·면적 절감

인텔 18A에는 게이트 올 어라운드(GAA) 방식 새로운 트랜지스터 구조인 리본펫을 적용했다. 지금까지 쓰던 트랜지스터는 전류가 흐르는 핀을 평면으로 배치하지만 리본펫은 핀을 수직으로 쌓아 올리기 때문에 트랜지스터 당 면적을 줄일 수 있다.

인텔이 인텔 18A 공정에 적용한 새 트랜지스터 구조 '리본펫'(RibbonFET) 개념도. (사진=인텔)

인텔 자체 조사에 따르면 인텔 18A 공정은 인텔 3 대비 차지하는 면적을 28% 가량 줄였다. 이는 과거 대비 같은 면적에 더 많은 트랜지스터를 넣어 성능을 향상시킬 수 있다는 것을 의미한다.

트랜지스터 밀도를 끌어올리는 데는 후면 전력 전달 기술인 '파워비아'도 기여했다. 반도체를 구성하는 다이 뒤로 직접 전력을 전달해 인텔 3 공정 대비 트랜지스터 밀도를 10% 더 늘어나게 했다.

인텔은 2023년 6월 '파워비아'(PowerVia) 구현 관련 발표 당시 "기존 공정 대비 트랜지스터의 특성과 안정성 기준, 발열 기준도 충족했다"고 밝혔다.

인텔은 "섭씨 110도, 습도 85%도 환경에서 275시간 구동하는 테스트는 물론, 165도 환경에서 1천시간 구동, 영하 55도에서 125도까지 고온과 저온을 오가는 테스트를 750번 반복해도 고장난 시제품이 없었다"고 설명했다.

인텔 18A, 올 연말 출시 '팬서레이크'부터 적용

인텔은 인텔 18A의 선행 공정인 2나노급 '인텔 20A' 개발을 모두 마쳤지만 지난 해 9월 비용 절감 등을 이유로 양산은 중지했다. 당시 관련 업계는 인텔 20A 대신 대만 TSMC N3B 공정을 활용하는 선택으로 약 5억 달러(약 6천818억원) 가량을 절감한 것으로 추측했다.