삼성 파운드리 부사장 "기술력 부족하지 않아...HBM에 3.5D 패키징 적용"

정기태 부사장, 실리콘 커패시터 등 회사 장기 기술 로드맵 밝혀

"삼성전자가 경쟁사 대비 기술력이 부족하다고는 생각하지 않는다. 고객사에 맞춰 설계와 공정을 최적화하는 단계에서, 삼성전자는 시너지 효과를 발휘할 수 있다. 이를 위해 실리콘 캐퍼시터, 3.5D 패키징 등 여러 기술을 준비하고 있다."

정기태 삼성전자 파운드리 부사장은 23일 오전 서울 코엑스에서 열린 '제7회 반도체 산학연 교류 워크샵'에서 이같이 밝혔다.

정기태 삼성전자 파운드리 부사장(사진=장경윤 기자)

이날 '스마트 월드에서 파운드리 기술의 역할'을 주제로 발표한 정 부사장은 자율주행, AR·VR, 엣지 컴퓨팅 등의 산업 발전을 위해서는 여러 첨단 파운드리 기술 및 시스템반도체가 필요함을 강조했다.

정 부사장은 "첨단 산업의 발전은 반도체 시장에도 무궁무진한 성장 가능성을 부여한다"며 "삼성전자에서도 많은 자원을 투입해야 하고, 그만큼 얻을 과실도 많다고 생각한다"고 밝혔다.

TSMC 등 주요 기업과의 경쟁력과 관련한 질문에는 "삼성전자의 기술적 능력이 부족하다고는 생각하지 않는다"며 "물론 차이는 있으나, 삼성전자는 메모리와 파운드리, LSI 등을 모두 개발하고 있어 공정 최적화 등 시너지 효과를 낼 수 있다"고 강조했다.

이를 위해 삼성전자는 최첨단 공정 기술을 지속적으로 고도화하고 있다. 대표적인 사례가 '실리콘 캐퍼시터'다. 커패시터는 도체에 많은 양의 전하를 일시적으로 저장하는 부품이다. 칩에 전류가 안정적으로 공급될 수 있도록 돕는 역할을 한다.

실리콘 커패시터의 경우, 기존 쓰여 온 MLCC(적층세라믹콘덴서) 대비 고온·고주파 등의 환경에서 신뢰성이 높다. 발열 및 전력효율성을 높이는 데에도 유리하다. 덕분에 HPC(고성능컴퓨팅)과 모바일 분야에서 점차 활용처가 늘어나고 있다.

정 부사장은 "실리콘 커패시터는 이전 D램에서 활용하던 20나노미터(nm) 공정을 기반으로 하기 때문에 기술적으로 별다른 문제가 없다"며 "구체적인 상용화 일정 등은 밝힐 수 없으나, 이미 양산을 위한 준비는 마무리했다고 보면 된다"고 설명했다.

차세대 HBM(고대역폭메모리)를 위한 패키징 로드맵에 대해서도 소개했다. 삼성전자는 향후 HBM에 3.5D 패키징을 적용해, '액티브 인터포저' 등 각종 첨단 기술을 도입할 계획이다.

3.5D 패키징은 칩을 수직으로 쌓는 3D 패키징과, 기판 사이에 인터포저라는 부품을 삽입하는 2.5D 패키징을 결합한 기술이다. 액티브 인터포저는 금속 배선을 통해 칩과 기판을 연결하는 기존 인터포저에서 한발 더 나아가, 전력을 제어하는 기능을 포함한다.