반도체 장비 업체인 램리서치가 최근 출시한 반도체 식각 기술 'Cryo 3.0'의 시장 확대를 자신했다.
해당 기술은 낸드 셀을 200단 이상 한 번에 식각할 수 있어, 고적층 낸드의 개발을 가속화할 수 있을 것으로 기대된다. 주요 메모리 고객사 역시 400단 이상 낸드에 Cryo 3.0을 도입을 적극 검토하고 있는 것으로 알려졌다.
23일 램리서치는 서울 종로구 포시즌스호텔에서 'Cryo 3.0 인포 세션'을 열고 회사의 최신 식각 기술 및 사업 로드맵을 소개했다.
램리서치는 전 세계 5대 주요 반도체 장비업체 중 한 곳으로, 한국법인은 지난 1989년 설립됐다. 현재 반도체 제조공정의 핵심인 식각·증착·세정용 장비를 주력으로 개발하고 있다.
■ 한 번에 '200단' 식각도 가능…"고객사 반응 긍정적"
최근에는 극저온 유전체 식각 기술인 Lam Cryo 3.0을 출시했다. 식각은 반도체 회로가 새겨진 웨이퍼 상에서 특정 물질을 제거하는 공정이다. 특히 셀을 수백층 쌓아야 하는 3D 낸드 산업의 경우, 전자가 이동하기 위한 채널 홀(구멍)을 매우 깊게 뚫어야 하기 때문에 식각 기술의 중요도가 높다.
Lam Cryo 3.0는 채널 홀을 최대 10마이크로미터(um) 수준으로 구현하며, 비(非) 극저온 식각 기술 대비 속도가 2.5배 빠르다. 식각의 정밀성도 높다. Cryo 3.0의 프로파일 편차는 0.1% 수준으로, 기존 대비 2배가량 개선됐다. 프로파일이란 채널 홀이 위부터 아래까지 얼마나 균일하게 형성됐는지를 나타내는 척도다.
김태원 램리서치 유전체 식각사업 부문장 겸 CVP는 "현재 양산되고 있는 낸드 기준, Cryo 3.0은 200단 이상까지 한 번에 홀을 뚫을 수 있을 것"이라며 "현재 몇몇 고객사들이 400단 이상 낸드에 Cryo 3.0을 적용하는 방안을 적극적으로 검토하고 있다"고 설명했다.
현재 상용화된 3D 낸드는 한 번에 뚫을 수 있는 채널 홀이 150~170단 수준이다. 채널 홀이 형성된 셀 층을 2개(더블 스택), 3개(트리플 스택) 등으로 쌓으면 200단 이상의 낸드를 만들 수 있다.
다만 스택이 늘어날 수록 제조 공정이 길어지고 안정성이 떨어지기 때문에, 메모리 제조사 입장에서는 한 번에 최대한 많은 채널 홀을 뚫는 것이 좋다. 이를 고려하면 Cryo 3.0 기술 도입 시 고적층 낸드를 더 효율적으로 개발할 수 있을 것으로 분석된다.
이 같은 식각 기술을 구현하기 위한 핵심 요소는 극저온이다. 식각 환경의 온도가 낮으면 화학적 반응성이 낮아지기 때문에, 더 정밀한 식각이 가능해진다. 또한 기존 식각 시 필요한 탄소 기반의 보호막을 형성하지 않아도 돼, 탄소 배출량을 크게 저감한다.
■ "1000단 낸드 시대, 식각과 본딩 기술 모두 중요"
Cryo 3.0 등 극저온 식각이 양산 공정에서 구현하는 온도는 -63°C 수준이다. 온도를 더 낮출수록 식각 성능이 올라가긴 하지만, 주변의 다른 화학 반응 및 생산 효율성을 감안하면 현재 -63°C가 양산에 가장 적합하다는 게 램리서치의 설명이다.
램리서치는 향후에도 Cryo 기술을 고도화해 1000단 낸드용 식각 시장을 선점하겠다는 계획이다.
김태원 부문장은 "Cryo와 같은 새로운 식각 기술 등이 나오게 되면, 본딩에만 의거하지 않고 1000단 낸드를 개발할 수 있는 방향이 나오지 않을까 조심스럽게 예상해 본다"며 "다만 셀과 페리를 나눠서 붙이거나, 셀과 셀을 붙이는 등의 본딩 기술도 필요할 것이라고 본다"고 밝혔다.
현재 낸드는 셀과 셀 구동을 위한 주변 회로인 페리가 한 장의 웨이퍼 위에서 만들어진다. 보통 페리가 셀 아래에 위치해 있어 '페리 언더 셀(PUC)', 셀 온 페리(COP)' 등으로 부른다.
다만 셀 적층 수가 올라갈 수록 현재 방식으로는 페리에 가해지는 부담이 커진다. 이에 업계는 셀과 페리를 각각 다른 웨이퍼에서 제조하고, 각 웨이퍼를 연결하는 하이브리드 본딩 기술이 주목받고 있다. 메모리 제조사가 이 기술을 도입하는 시기는 400단 낸드부터로 관측된다.
