국내 연구진이 차세대 반도체 소자로 주목받는 p형 반도체 소재와 박막 트랜지스터 개발에 성공했다.
한국전자통신연구원(ETRI)은 상온증착에 공정이 단순한 p형 Se-Te(셀레늄-텔레늄) 합금 트랜지스터를 개발했다고 23일 밝혔다.
ETRI는 n형 트랜지스터의 문턱전압을 체계적으로 조절할 수 있는 기술도 개발했다. 문턱전압은 전류가 흐르지 않던 상태에서 전류가 흐르는 상태로 반전되는 시점의 전압을 말한다.
![](https://image.zdnet.co.kr/2024/07/23/f15089e8e980d98637949d7f8adf3d8e.jpg)
플렉시블전자소자연구실 남수지 기술총괄(논문 주저자)은 "우선 대면적으로 갈 수 있다는 사실을 확인한 상태"라며 "팹공정 적용 가능성도 확인했다"고 설명했다.
남 기술총괄은 "특히, 기존 공정과 호환된다는 점이 강점"이라며 "5~6년 이내 상용화가 가능할 것"으로 예측했다.
현재 디스플레이 분야에서 널리 쓰는 소재는 인듐갈륨아연산화물(IGZO) 기반의 n형 산화물 반도체이다.
최근 고해상도 디스플레이, 특히 SHV급(8Kⅹ4K)급 해상도에서 240㎐ 이상의 주사율이 요구되면서 p형 반도체 개발에 관심이 높다. 그러나 p형은 제조비용이 많이 들고, 기판 크기에 한계가 있다.
이 문제를 ETRI 연구진이 풀고 있다. Te에 Se을 첨가하는 방법으로 채널층 결정화 온도를 높였다. 상온에서 비정질 박막을 증착한 후 후속 열처리로 p형 반도체를 완성했다.
남수지 기술총괄은 "이동도 개선과 기존 트랜지스터 대비 높은 온·오프라인 전류비 특성을 확보했다"며 "특히 300℃ 이하의 공정으로도 안정적으로 작동한다"고 설명했다.
플렉시블전자소자연구실 조성행 책임연구원은 “OLED TV와 확장현실(XR) 기기 등 차세대 디스플레이 분야와 초저전력 상보형금속산화 반도체(CMOS) 회로 및 DRAM 메모리 연구 등에 폭넓게 활용될 수 있을 것"으로 기대했다.
다만, 이 기술 개발에 참여하지 않은 KAIST 반도체 전문가는 "300℃ 이하 공정에서 작동한다는 점은 장점으로 평가한다"면서도 "디스플레이에 쓰기 위해서는 수율이 나와야하고, 패널 데모는 해봐야 양산성이나 생산성이 체크될 것"이라고 말했다.
"기초연구로서의 가능성"에 무게를 실은 그는 "3D 적층을 위해서는 기존 실리콘 공정과의 정합성을 따져보는 등 더 연구가 필요해 보인다"고 언급했다.
관련기사
- 한미반도체, 1만평 공장 증설 부지 확보...내년 말 완공2024.07.23
- 中 반도체 굴기에…핵심부품 '블랭크마스크' 가격 상승 조짐2024.07.23
- 머크, 유니티SC 인수 추진…"AI 반도체 제품군 강화"2024.07.23
- 사피엔반도체, 40억원 규모 백플레인 공급계약 체결2024.07.22
한편 이 연구는 △국가과학기술연구회 창의형 융합연구사업 △산업통상자원부 산업기술 챌린지트랙 △ETRI 차세대주역신진연구사업의 지원을 받았다.
논문 주저자는 모두 3명으로 남수지 기술총괄 외에 최경희 박사, 한정훈 박사과정학생 등이 있다.
![](https://image.zdnet.co.kr/2024/07/23/338c3c139bfe7b90ddac032dc89d9335.jpg)