삼성전자, 시놉시스와 2나노 공정기술 첫 공개

2025년 2나노 양산 계획...Arm과도 첨단 공정 IP 협력 체결

내년부터 2나노미터(nm) 공정으로 반도체 양산을 앞둔 삼성전자가 오는 20일 처음으로 해당 기술 개발 현황을 공개한다. 아울러 삼성전자는 시놉시스, Arm 등 반도체 설계자산(IP) 업체들과 2나노 공정 협력을 강화하고 있다.

18일 반도체 업계에 따르면 삼성전자는 시놉시스가 20~21일 미국에서 개최하는 'SNUG 실리콘 밸리' 컨퍼런스에서 2나노(SF2) 공정 기술을 일부 발표한다. 삼성전자는 시놉시스 StarRC팀과 협력해서 최첨단 반도체 공정을 위한 레퍼런스를 구축했다. 이날 양사는 삼성전자 2나노 공정을 지원하는 IP 기술과 개발 현황을 공개할 예정이다.

삼성전자 평택사업장(사진=삼성전자)

시놉시스의 'SNUG 컨퍼런스'는 반도체 설계 기술과 트렌드를 공유하는 연례행사다. 삼성전자 외에도 인텔, TSMC의 디자인하우스(VCA) 업체 알칩, 엔비디아, AMD 등도 자사의 설계 기술을 공유한다.

삼성전자는 내년부터 2나노 공정 기반으로 반도체를 생산하는 것을 목표로 준비 중이다. 이를 위해 최근 반도체 IP 업체들과 2나노 공정 협력을 연달아 체결하고 있다. 또 2나노 공정 고객사로 일본 AI 스타트업 PFN(Preferred Networks)를 확보하기도 했다.

파운드리 업체와 반도체 IP 업체 간의 협력은 중요하다. 파운드리 업체가 보유한 IP 수는 고객사 확보와 생태계 구축에 큰 영향을 주기 때문이다.

IP는 반도체 특징을 회로로 구현한 설계 블록으로 반도체 설계에 필수적인 요소다. 반도체 설계회사인 팹리스가 모든 IP를 개발할 수 없기에, IP 회사의 포트폴리오를 활용하면 쉽고 빠르게 검증된 고성능 제품을 만들 수 있다. 일례로 삼성전자가 파운드리 공정 정보를 IP 파트너에게 전달하면, IP 파트너들은 삼성전자 파운드리 공정에 최적화된 IP를 개발해서 국내외의 팹리스 고객에게 제공하는 방식이다.

앞서 삼성전자는 지난달 Arm과도 신규 IP를 체결하며 2나노 공정 양산에 속도를 내고 있다. 삼성전자는 Arm과 첨단 반도체 생산을 위해 코어텍스-X IP를 파운드리 GAA 공정에 적용하는 협력을 체결했고, 'Arm 토탈 디자인 프로그램'에 합류하게 됐다.

'토탈 디자인 프로그램'은 Arm을 중심으로 파운드리, 디자인솔루션(DSP), IP, 설계자동화(EDA) 업체가 서로 협력해 AI, 데이터센터, HPC(고성능컴퓨팅) 등 첨단 반도체를 빠르게 개발하고 양산하는 반도체 에코시스템이다.

지난해 6월 실리콘밸리에서 개최된 '삼성전자 파운드리 포럼'에서 최시영 파운드리사업부 사장은 "IP 파트너와의 장기 협력을 추진해 인공지능(AI), 고성능 컴퓨팅(HPC), 오토모티브 고객의 광범위한 요구에 대응하고, IP별 다수의 글로벌 파트너와의 협력을 추진하겠다"고 언급한 바 있다.

또 지난해 경계현 삼성전자 DS부문 사장은 연세대학교 강연에서 "최근 여러 IP 업체들과 '빅 딜(big deal)'을 하는 등 고객사를 위한 다양한 기반을 확보했다"며 "3나노, 2나노 개발 속도도 높여가고 있고 회사의 강점인 메모리를 연계하는 비즈니스를 하고 있다"고 강조했다.