TSMC, 3나노 양산 개시..."2나노 팹도 준비 중"

29일 대만서 양산 기념식 개최...파운드리 기술 전쟁 격화

세계 최대 파운드리 업체 TSMC가 지난 29일 최첨단 3나노미터(nm) 공정 기반의 반도체 양산을 시작했다. TSMC의 3나노 공정 칩 양산은 지난 6월 삼성전자에 이어 두번째다.

TSMC는 대만 남부 타이난의 남부과학단지 내 18 팹(공장)에서 3나노 칩 양산 기념 행사를 열었다. 이날 행사에는 마크 리우 TSMC 최고경영자(CEO), 션 종친 대만 부총리, 왕 메이화 대만 경제부장관, 우 썽송 과학기술부장관 등이 참석했다.

마크 리우 TSMC 최고경영자(CEO)는 "우리의 3나노미터 기술은 슈퍼컴퓨터, 클라우드 서버, 초고속 인터넷, 다양한 모바일 기기 등 미래 첨단 기술 제품에 대량으로 사용될 것"이라며 "3나노 공정은 5년 이내 1조5천억 달러 규모 반도체 칩 시장을 형성할 것"이라고 말했다.

TSMC 반도체 팹(사진=TSMC)

3나노 반도체를 생산하는 18 팹은 1단계부터 8단계까지 클린룸 면적이 5만8000제곱미터로 표준 로직 칩 생산 면적 크기의 2배다. TSMC는 18팹에 건설에 604억 달러(약 76조2천억 원)를 투자했으며, 향후 1만2300개 이상의 하이테크 일자리가 창출될 것을 기대한다고 밝혔다.

TSMC의 3나노 공정은 기존 5나노 공정 보다 속도가 10~15%, 전력 효율성은 30~35% 개선됐으며, 3차원 구조의 핀펫(FinFET) 방식의 기술을 사용한다. 삼성전자가 차세대 트랜지스터 구조인 '게이트올어라운드(GAA)'를 3나노 공정에 채택한 것과 대비된다.

TSMC는 미국 애리조나주 피닉스에도 3나노 공정의 반도체 팹을 건설 중이다. 또 신주 과학단지에 글로벌 R&D 센터가 내년 2분기에 오픈하고, 8000명의 R&D 인력을 배치할 예정이다.

이날 TSMC는 대만 신주 과학단지 내에 2나노 팹을 6단계를 걸쳐 건설할 계획이라고 공식적으로 언급했다.

이를 두고 대만 언론에서는 TSMC가 최근 제조시설을 미국 등 해외로 확장하는 계획에 대해 반도체 우위를 잃을 수 있다는 업계의 우려를 불식시키고자 기념식을 개최했으며, 2나노 팹을 대만에 건설한다는 계획을 강조한 것으로 보인다고 해석했다.

마크 리우 CEO는 "업스트림, 다운스트림 공급망과 함께 성장하고 설계에서 제조, 패키지, 테스트, 장비, 재료에 이르기까지 미래 인재를 개발해 세계에서 가장 경쟁력 있는 첨단공정 기술과 신뢰할 수 있는 역량을 제공하고 기술 혁신을 주도하겠다"고 강조했다.