다음달 본격 3나노 경쟁...삼성·TSMC 격돌

삼성전자에 이어 대만 파운드리 업체 TSMC가 내달 3나노미터(nm) 공정 반도체 양산에 돌입하면서, 본격적인 3나노 공정 경쟁이 시작될 전망이다. 올해 전세계에서 3나노 공정으로 칩을 생산 또는 예정인 업체는 삼성전자와 TSMC가 유일하다.

29일 디지타임즈 등 대만 외신 등에 따르면 TSMC는 9월 기존 공정인 '핀펫(fin-fet)'을 기반으로 3나노 제품 양산을 시작하고, 3나노 공정 매출은 내년 2분기부터 창출될 것으로 전망된다. TSMC는 TSMC는 3나노 공정 첫 고객사로 애플(M2 프로 칩)을 확보했으며, 인텔, 퀄컴, 미디어텍, 엔비디아, AMD 등도 고객사로 확보한 것으로 알려져 있다.

지난 2분기 TSMC의 전체 매출(약23조4700억원)에서 5나노 공정 비중은 21%, 7나노 공정 비중은 30%로 최신 공정 매출이 절반을 차지한다. TSMC가 본격적으로 3나노 공정 대량 양산을 시작하면, 7나노 미만 공정의 총 매출 비중은 3분의 2로 확대될 전망이다.

지난 2분기 컨콜에서 C.C 웨이 TSMC 최고경영자(CEO)는 "N5(5나노), N4P(5나노 3세대), N4X(5나노 공정 개선)의 성공적인 생산량 확대와 다가오는 N3(3나노)의 양산을 통해 고객 제품 포트폴리오를 확장하고 시장을 확대할 것"이라며 "거시경제적 불확실성은 2023년까지 지속될 수 있으나, 우리의 기술 리더십은 계속 발전할 것"이라고 밝혔다.

앞서 삼성전자는 지난 6월 말 세계 최초로 3나노 공정 GAA(Gate-All-Around) 기반의 반도체 초도 양산을 시작하고 지난 7월 25일 제품 출하식을 개최했다. 삼성전자는 3나노 1세대 공정에서 중국 고성능컴퓨팅(HPC)용 반도체 기업을 확보했고, 모바일 SoC(시스템온칩) 등으로 확대할 예정이다.

3나노 공정에서 TSMC는 핀펫 공정을 유지하지만, 삼성전자는 업계 최초로 GAA(Gate-All-Around) 기술을 적용했다는 점에서 기술 차별화를 두고 있다.

핀펫 공정이 전류의 흐름을 제어하는 '게이트'와 전류가 흐르는 '채널'이 닿는 면적이 3개 면이라면, GAA는 4개 면으로 넓힌 기술이다. 이를 통해 기존의 핀펫 기술보다 칩 면적과 소비 전력은 줄이고 성능을 높이게 된다.

삼성전자에 따르면 3나노 GAA 공정은 기존 5나노 핀펫 공정과 비교해 전력 45% 절감, 성능 23% 향상, 면적 16% 축소됐다. 삼성전자는 2024년 3나노 GAA 공정 2세대 양산을 목표로 현재 개발 중이다. 3나노 GAA 2세대 공정은 전력 50% 절감, 성능 30% 향상, 면적 35% 축소가 예상된다.

반면, TSMC는 2026년에 2나노 공정에서 GAA 구조를 사용할 계획이다.

삼성전자 파운드리사업부 (좌측부터) 정원철 상무, 구자흠 부사장, 강상범 상무가 화성캠퍼스 3나노 양산라인에서 3나노 웨이퍼를 보여주고 있다. (사진=삼성전자)

파운드리 시장에서 TSMC 보다 후발주자인 삼성전자는 GAA 기술 초격차를 통해 점유율을 확대하는 것을 목표로 하고 있다. 시장조사업체 트렌드포스에 따르면 2분기 전세계 파운드리 시장에서 TSMC는 53.6%로 1위, 삼성전자는 16.3%로 2위다. TSMC의 점유율은 삼성전자의 3배 이상에 달한다.

최시영 삼성전자 파운드리사업부장(사장)은 지난 7월 말 2분기 컨퍼런스콜에서 "2024년 양산을 목표로 하고 있는 3나노 GAA 2세대 공정에서 복수의 대형 고객사를 확보했고, 다수 고성능컴퓨팅(HPC) 모바일 고객과 수주 논의를 진행 중이다"라고 밝혔다.