KAIST, 3차원 적층형 화합물 반도체 소자 제작 성공

고성능 고속 혼성회로 기술로 차세대 통신 및 양자컴퓨팅에 응용 기대

KAIST(총장 이광형)는 전기 및 전자공학부 김상현 교수 연구팀이 모놀리식 3차원 집적의 장점을 극대화해 기존 통신 소자의 단점을 해결한 화합물 반도체 소자 집적 기술을 개발했다고 14일 밝혔다.

모놀리식 3차원 집적은 하부 소자 공정 후 상부의 박막층을 형성하고 상부 소자 공정을 순차적으로 진행, 상하부 소자 간 정렬도를 극대화할 수 있는 기술이다. 궁극적 3차원 집적 기술로 불린다.

이번 연구는 KAIST 전기및전자공학부 정재용 박사과정이 제1 저자로 주도하고 한국나노기술원 김종민 박사, 광주과학기술원 장재형 교수 연구팀과 협업으로 이뤄졌고, 반도체 올림픽으로 불리는 ‘VLSI 기술 심포지엄(Symposium on VLSI Technology)’에서 발표됐다. (논문명 : High-performance InGaAs-On-Insulator HEMTs on Si CMOS for Substrate Coupling Noise-free Monolithic 3D Mixed-Signal IC).

VLSI 기술 심포지엄은 국제전자소자학회(International Electron Device Meetings, IEDM)와 함께 대학 논문 채택비율이 25%가 되지 않는 반도체 소자 분야 최고 권위 학회다.

반도체 소자는 4차 산업혁명 특징인 초연결성 구현을 위한 핵심 통신 소재 및 부품이다. 통신 신호와 양자 신호는 아날로그 형태 신호로, 신호전달 과정에서 신호 크기가 약해지거나 잡음이 생겨 신호 왜곡이 생기기도 한다. 이에 이런 신호를 주고받을 때 고속으로 신호 증폭이 필요한데 이러한 증폭 소자는 초고속, 고출력, 저전력, 저잡음 특성이 중요하다.

통신 소자는 보통 두 가지 방식으로 구현된다. 실리콘(Si)을 사용해 집적도 높은 Si CMOS를 이용해 증폭 소자를 구현하는 방법과 III-V 화합물 반도체(주기율표 III족 원소와 V족 원소가 화합물을 이루고 있는 반도체로 전하 수송 특성 및 광 특성이 매우 우수한 소재)를 증폭 소자로 제작하고 기타 소자들을 Si CMOS로 제작해 패키징 하는 방식이 있다.

하지만 각각의 방식은 단점이 있다. 기존 실리콘(Si) 기술은 물성적 한계로 차단주파수 특성 등 통신 소자에 중요한 소자 성능 향상이 어려우며 기판 커플링 잡음 등 복잡한 신호 간섭에 의한 잡음 증가 문제가 존재한다. 또 III-V 화합물 반도체 기술은 소자 자체의 잡음 특성은 우수하지만 다른 부품과의 집적 및 패키징 공정이 복잡하고 이러한 패키징 공정으로 신호 손실 발생하는 문제가 생긴다.

이번 연구에서 제작한 Si CMOS 기판 상의 InGaAs HEMT 단면 이미지.

모놀리식 3차원 적층형 소자의 차단주파수 성능 비교림 이미지

KAIST 연구팀은 이런 문제 해결을 위해 증폭 소자 이외의 소자 및 디지털 회로에서 좋은 성능을 낼 수 있는 Si CMOS 기판 위에 아날로그 신호 증폭 성능이 우수한 III-V 화합물 반도체 HEMT(High-Electron Mobility Transistor)를 3차원으로 집적해 Si CMOS와 III-V HEMT 장점을 극대화한 공정 및 소자 구조를 제시했다. 3층으로 소자를 쌓아 같은 기판 위에 집적할 수 있는 방식이다. 이와 동시에 기판 신호 간섭에 의한 잡음을 제거할 수 있음을 증명했다.

연구팀은 하부 Si CMOS 성능 저하 방지를 위해 300oC 이하에서 상부 III-V 소자를 집적하는 웨이퍼 본딩 등의 초저온 공정을 활용해 상부 소자 집적 후에도 하부 Si CMOS의 성능을 그대로 유지했다고 설명했다. 또 고성능 상부 III-V 소자 제작을 위해 InGaAs/InAs/InGaAs의 양자우물 구조를 도입해 높은 전자 수송 특성을 실현했고, 100 나노미터(nm) 노드 공정 수준으로도 세계 최고 수준의 차단 주파수 특성을 달성했다.

이는 10 나노미터(nm) 이하 급의 최첨단 공정을 사용하지 않고도 그 이상의 우수한 성능을 낼 수 있는 융합 기술로 향후 기존과 다른 형태의 파운드리 비즈니스 방식 도입 가능성을 증명했다. 더불어 연구진은 3차원 집적 형태로 소자를 제작함으로써 기존에 SI CMOS에서 존재하는 기판 간섭에 따른 잡음을 해결할 수 있음을 실험을 통해 최초로 증명했다고 밝혔다.

김상현 KAIST 교수는 "디지털 회로 및 다양한 수동소자 제작에 최적화한 Si CMOS 기판 위에 증폭기 등의 능동소자 특성이 현존하는 어떤 물질보다 우수한 III-V 화합물 반도체 소자를 동시 집적할 가능성을 최초로 입증한 연구"라며 "향후 통신 소자 등에 응용이 가능할 것으로 생각한다”고 밝혔다. 이어 “이번 기술은 향후 양자 큐빗의 해독 회로에도 응용할 수 있어 확장성이 매우 큰 기술"이라며 "다양한 분야에서 활용할 수 있게 후속 연구에 힘쓰겠다"고 말했다. 이번 연구는 한국연구재단 지능형반도체기술개발사업, 경기도 시스템반도체 국산화 연구지원 사업의 지원을 받아 수행됐다.

김상현 KAIST 교수