SK하이닉스, JEDEC 규격 DDR5 D램 개발

SK하이닉스가 DDR5 규격을 적용한 D램을 메모리반도체 업계 최초로 개발했다. 오는 2020년부터 본격적으로 양산할 계획이다.

DDR5는 DDR4를 잇는 차세대 D램 표준규격으로 빅데이터와 인공지능(AI), 머신러닝에 최적화된 초고속·저전력·고용량 제품이다. DDR4과 비교해 전력 소모는 30% 줄었고, 데이터 전송 속도는 1.6배 개선됐다.

SK하이닉스는 15일 세계 최초로 국제반도체표준협의기구(JEDEC) 규격을 적용한 '2세대 10나노(1y·중반대) 16기가비트(Gb) DDR5'를 개발했다고 밝혔다.

최근 개발한 2세대 10나노 8Gb DDR4에 이어, 같은 미세공정을 적용한 16Gb DDR5를 통해 업계를 선도하는 기술 경쟁력을 확보하게 됐다는 의미가 있다.

SK하이닉스가 개발한 2세대 10나노급(1y) DDR5 D램. (사진=SK하이닉스)

DDR5는 DDR4 대비 동작 전압을 1.2볼트(V)에서 1.1V로 낮춘 제품이다. 전력 소비량은 30% 감축됐다.

데이터 전송 속도도 3200Mbps에서 5200Mbps로 1.6배 향상됐다. 3.7기가바이트(GB) 용량의 풀HD(FHD) 영화 11편에 해당되는 41.6GB 데이터를 단 1초에 처리 가능한 수준이다.

데이터를 저장하는 셀 영역의 단위 관리 구역(bank)을 16개에서 32개로 확장하고, 한 번에 처리 가능한 데이터 개수(BL)도 8개에서 16개로 늘렸다.

또 칩 내부에 오류정정 회로(Error Correcting Code)가 내장돼 있어 고용량 시스템의 신뢰성을 획기적으로 높일 것으로 SK하이닉스는 기대했다.

초고속 동작 특성을 확보하기 위한 기술도 새롭게 적용됐다.

▲D램의 읽기·쓰기 회로를 최적의 상태로 조정하는 고속 트레이닝 기술(high speed training scheme) ▲전송 잡음을 제거하는 디시젼 피드백 이퀄라이제이션(DFE) ▲명령어나 데이터 처리를 병렬화하는 4페이즈 클로킹(4phase clocking) ▲읽기 데이터의 왜곡·잡음을 최소화하는 저잡음·고성능 딜레이 록 루프(DLL)와 듀티 사이클 보정회로(DCC) 등 신기술이 채용됐다.