삼성전자 "10나노 이하 D램 양산도 가능"

삼성전자와 SK하이닉스가 반도체 미세화 기술 한계를 극복하는데 총력을 기울인다. 특히 전세계 메모리반도체 업체가 3~4개로 구조조정된 상황에서 초격차 유지를 위해 기술혁신에 더욱 드라이브를 걸어 차세대 메모리 시장도 선점하겠다는 복안이다.

27일 서울 양재동 엘타워에서 산업통상자원부 주최로 열린 '반도체·디스플레이 기술로드맵 세미나'에서 삼성전자와 SK하이닉스는 차세대 반도체 기술로드맵을 공개했다.

삼성전자는 이 자리에서 10나노 이하 D램 등 공정미세화에 공격적인 목표를 밝혔다. SK하이닉스는 STT-MRAM 등 차세대 메모리 기술을 대안으로 제시했다.

양사는 모바일 시장이 고도화되면서 초고속, 고용량, 저전력 메모리 제품이 요구되고 여기에 웨어러블 기기의 등장으로 초소형 폼팩터와 오토모티브 제품을 위한 고신뢰성이 추가로 요구된다고 설명했다.

동시에 공정이 미세화되면서 단계가 늘어나고 전반적인 생산비용이 상당히 올라가는 문제를 어떻게 감소시키고 비용 효율성을 증가시킬 수 있는지에 대한 고민도 업계의 화두였다.

삼성전자는 향후 10나노 이하 D램 양산도 충분히 가능하다는 공격적인 목표를 밝혔다. 현재 삼성전자와 SK하이닉스는 20나노급 기술을 적용한 8기가비트(Gb) LPDDR4 제품을 최신 제품으로 공개한 상태다.

강창진 삼성전자 반도체연구소 전무는 “초창기 더블패터닝(DPT) 얘기가 나왔을 때 업계에서는 웃기는 얘기라며 무시했지만 이제는 이 기술이 비용 효율적인 단계에 들어섰을 만큼 인간의 창의력은 무궁무진하다”면서 “DPT 이후 쿼드패터닝(QPT)에서도 효율성에 대한 회의가 있지만 아마 양산이 가능할 것으로 보고있으며 현재 도입이 지연되는 극자외선(EUV) 역시 언젠가는 양산 로드맵 안에 들어오게 될 것”이라고 말했다.

SK하이닉스는 차세대 메모리 후보군들에 대한 기술을 적극 개발 중이다. 전윤석 SK하이닉스 상무는 “D램은 생산능력(CAPA)이 제일 중요한데 언제까지 공정미세화가 가능할지 양산 기술이 큰 장애물”이라면서 “현재 STT-MRAM은 도시바와, PCRAM과 ReRAM 역시 IBM, HP와 협업을 진행 중으로 올해 안에는 가시적인 결과가 있을 것”이라고 밝혔다.

SK하이닉스는 현재 D램 분야에서 2x와 2y 나노 제품을 이미 생산 중이고 2z와 1x 제품군을 개발 중이다. 1y와 1z 나노대 제품 양산도 계획 중으로 현재 선행 요소 기술 개발이 진행 중이다. 올해 2ynm 이후 2znm 등 지속적 전환투자를 통해 기술 리더십 강화한다는 계획이다.

10나노급 시대가 열린 낸드플래시 분야에서는 3D 반도체가 최고 이슈다. 얼마만큼의 적층을 가능하게 하느냐가 핵심으로 꼽힌다. 삼성전자는 지난해 8월 세계 최초로 3D 수직구조를 적용해 반도체 셀을 24층 수직으로 쌓은 128Gb 낸드플래시 양산에 성공했다.

강창진 삼성전자 전무는 “10나노대 낸드는 이미 양산중이고 3D 낸드를 어디까지 적층할 수 있을지가 관전포인트”라면서 “100층 이상을 계속 쌓는 것이 목표”라고 밝혔다.

SK하이닉스도 향후 3D 낸드에 중점을 두고 기술 개발을 진행한다는 계획이다. 특히 적층 단수를 어느 정도로 할 것인지 계속해서 연구를 진행 중이다. 현재 연구소를 중심으로 3D 낸드를 통해 4세대 정도의 진화 계획을 이미 잡아놓은 상태다. 현재는 플로팅게이트 기반 1x 64Gb 제품 개발을 진행 중이며 올해 1y 전환이 본격적으로 이뤄질 것으로 내다봤다.