"칩 구동까지 단 4주"…SAFE 포럼서 본 K-반도체 속도

리벨리온, 1일 포럼서 '4나노' AI칩 상용화 과정 공개

삼성전자 파운드리 생태계에서 국내 팹리스(반도체 설계기업)와 디자인하우스(DSP)들이 인공지능(AI) 반도체 상용화 사례를 늘리고 있다. 아이디어 단계의 팹리스 설계 청사진이 삼성전자 미세 공정과 DSP 패키징 기술을 만나 4주 만에 실제 구동 칩으로 구현한 사례도 있었다. 

박성현 리벨리온 대표는 1일 서울 서초동 삼성전자 서초사옥에서 열린 '세이프(SAFE) 포럼 코리아 2026' 기조연설에서 삼성 파운드리 4nm(나노미터, 10억분의 1m) 공정을 활용한 2세대 AI 칩 리벨(REBEL) 상용화 과정을 공개했다. 

리벨은 단일 다이 기준 512MB 대용량 S램을 집적해 초당 1.9테라바이트(TB/s) 대역폭을 확보했다. 이를 통해 AI 연산에서 발생하는 고질적인 메모리 병목 현상을 하드웨어 차원에서 개선했다. 

박성현 대표는 "삼성 파운드리 중심 에코시스템을 통해 설계부터 칩 구동(브링업)까지 단 4주 만에 완료했다"고 밝혔다. 최근 칩 샘플을 생산하기 시작했고, 테스트 후 올해 하반기 중 고객사에 전달할 계획이다. 

조명현 세미파이브 대표가 1일 개최된 SAFE포럼에서 발표하고 있다.(사진=세미파이브 링크드인)

팹리스 혁신을 뒷받침하는 디자인하우스 기술력도 확인됐다. 

가온칩스는 고성능 컴퓨팅(HPC)과 피지컬 AI(로보틱스 등) 등 다양한 애플리케이션에 최적화 맞춤형 설계 노하우를 공유했다. 가온칩스 관계자는 "선단 공정 기반 AI·HPC 프로젝트 수행 경험을 바탕으로, 진화하는 AI 반도체 수요에 대응하겠다"고 말했다. 

세미파이브는 물리적 한계 돌파를 위한 차세대 패키징 솔루션으로 3D-IC 플랫폼과 빅 다이(Big Die)를 제시했다. 

조명현 세미파이브 대표는 "로직과 메모리를 수직 결합하는 '로직 온 D램(Logic-on-DRAM)' 기반 3D-IC 플랫폼을 통해 초거대 AI의 메모리 병목 현상을 해결할 것"이라고 말했다. 그러면서 "AI 가속기가 고성능 연산을 요구함에 따라 칩 크기 역시 기존 한계를 넘어서는 대형화 추세가 계속되고 있다"며 "세미파이브는 삼성 생태계 내에서 확립한 포트폴리오를 고객에게 제공하겠다"고 밝혔다.