무어의 법칙 10년 지속시킬 신기술 나왔다

인텔은 이번 주에 무어의 법칙, 또 반도체 업계 전체의 진화를 앞으로 10년 지속시키는데 도움이 될 트랜지스터의 프로토 타입을 발표할 계획이다.인텔과 영국의 Qinetiq가 공동 설계한 이 트랜지스터는 기존의 트랜지스터처럼 소스(전자의 발생원)와 드레인(최종 도달처)을 채널로 접속하는 구조이다. 채널간의 전자의 흐름은 게이트가 컨트롤 한다. 소스로부터 드레인으로 흐름을 컨트롤하여 1과 0으로 처리가 정해진다.한편 기존의 트랜지스터와 다른 점은 채널에 사용되는 것이 실리콘이 아니고 인지움(In)과 안티몬(Sb)의 화합물인 안티몬화 인지움이라고 하는 점이다. 이 두 가지는 원소 주기표상에서 화학 용어에서는 III-V계열 원소로 불리고 있다. 이에 비해 실리콘(Si)은 IV계열이 된다. 이 들이 근접하고 있는 것은 인지움 및 안티몬을 실리콘과 비교했을 때 특성이 비슷한 반응을 나타낸다는 것이 다른 점이다.인텔에 의하면, 실리콘 대신에 안티몬화 인지움을 사용하면 성능을 50% 향상시키면서 소비 전력을 10배 절감할 수 있다고 한다. 이처럼 중요한 III-V 계열의 소재라면 기존의 프로세스의 제조 과정에 넣을 수도 있다. 이로 인해 트랜지스터의 대량 생산을 카본 나노 튜브 트랜지스터나 실리콘 나노 와이어라고 하는 개념보다 간단하고 저비용으로 할 수 있게 된다.인텔의 홍보 담당자에 의하면 III-V 계열 트랜지스터를 탑재한 칩은 2015년까지는 시장에 선보일 수 있을 것이라고 한다.실험용 트랜지스터는 현재, 통신용 칩의 일부에서 이용되는 고가의 갈륨 비소 회로 기판을 이용하고 있다. 다음의 단계에서는 III-V계열 트랜지스터를 실리콘 회로 기판상에 탑재하는 것을 시도한다.인텔은 이전에도 III-V 계열 소재는 무어의 법칙을 연명시키기 위한 주요한 아이디어의 하나라고 말했다. 칩 상의 트랜지스터 수는 2년 마다 두 배씩 증가한다는 것이 무어의 법칙이다. 트랜지스터 수의 두 배는 주로 그 사이즈 축소에 의해서 실현되어 성능 향상으로 연결된다. 그러나 트랜지스터의 사이즈가 작아지면 전류의 누락과 발열 문제가 발생한다. 이들 두 가지 문제는 컴퓨터 메이커나 칩 설계자에게 있어서 중대한 문제다. 그 때문에 연구자들은 누전과 발열의 문제를 해결하기 위해 새로운 소재나 트랜지스터 구조를 개발하고 있다. @