AMD, 쿼드 코어에 새로운 절전 기술 도입

후반기에 AMD에서 나오게 될 쿼드 코어 칩인 바르셀로나(Barcelona)에 탑재된 코어는 전력 소모량에 있어서 독보적인 모습을 보여줄 것이다. AMD가 다음 주에 샌프란시스코에서 열릴 국제 솔리드 스테이트 회로 컨퍼런스(ISSCC)에서 설명하게 될 이 프로세서는 AMD의 파워나우(PowerNow) 기술을 처음 구현한 제품이다. 파워나우 기술을 이용하면 네 개의 코어가 모두 작업 부하에 따라 서로 다른 속도로 동시에 작동할 수 있으므로 전력 사용이 줄어든다. 예를 들어 코어 중 하나는 2GHz 이상의 속도로 작동하면서 3D 시뮬레이션을 실행하고 나머지 세 개의 코어는 1GHz로 느리게 작동할 수 있다. 코어 작동 속도는 네 가지이다. 현재의 AMD 듀얼 코어 프로세서의 경우 두 코어는 최대 속도보다 느리게 작동할 수 있지만 서로 연동해야 한다. AMD의 서버 및 워크스테이션 제품 담당 매니저인 브렌트 커비(Brent Kirby)는 바르셀로나에서 코어 속도를 각각 독립적이 되게 함으로써 평균 전력 소모량을 약 10와트 정도 절감했다고 말했다. ISSCC는 반도체 설계자들과 연구자들을 대상으로 매년 개최되는 행사다. 올해 컨퍼런스에서 IBM은 5GHz를 초과하는 Power 6 프로세서에 대해 설명할 계획이며 인텔은 지난해 가을에 선보인 80 코어 프로세서에 대해 더 자세히 다룰 것이다. 이 컨퍼런스는 과거에 몇몇 의미 있는 정보가 발표된 장소 역할을 했다. 디지털 신호 프로세서(1980년 벨 연구소), RISC 칩(1984년 캘리포니아 주립 대학교 버클리 캠퍼스와 스탠포드 대학교), 100MHz 프로세서(1991년 인텔) 등에 대해 처음으로 설명한 논문들이 이 컨퍼런스에서 발표됐다. 그 논문들 - 조지아 공대에서 발표한 “5mA 0.6 CMOS Miller Compensated LDO Regulator with a -27db Worst Case Power Supply Rejection Using 60pf On-Chip Capacitance”와 같은 논문 - 의 대부분은기술에 박식한 사람들조차도 생각하기 어려운 수준이다. AMD는 컨트롤러의 읽기/쓰기 기능을 정지시킬 수 있도록 통합 메모리 컨트롤러의 회로를 개선시켰다. 기술 향상으로 메모리 컨트롤러의 전력 소모량을 80%나 줄였다. 또한 메모리 컨트롤러와 프로세서 코어는 서로 독립적으로 켜거나 끌 수 있다. 그렇기 때문에 메모리 컨트롤러는 한 코어를 필요한 정도까지 높은 수준으로 작동시킬 수 있다. 성능 저하를 막아주는 안전장치인 셈이다. 그 결과 바르셀로나는 현재의 하이엔드 옵테론에 비해 프로세서 코어가 두 배나 되지만 동일한 서버에 꽂을 수 있다. 바르셀로나 칩은 열설계 범위(thermal envelop), 즉 최대 전력량이 각각 68와트, 95와트 및 120와트로 모델에 따라 차이가 있다(칩이 빠를수록 일반적으로 전력 소모량이 더 많다). @