아테리스, 차세대 인터커넥트 타이밍 자동화 솔루션 발표

SoC 납기 단축 및 R&D 비용 절감 효과…전력·성능·면적 최적화

반도체ㆍ디스플레이입력 :2017/03/09 17:00

정현정 기자

시스템온칩(SoC) 인터커넥트 IP 업체 아테리스는 차세대 인터커넥트 타이밍 자동화 솔루션인 '피아노(PIANO) 2.0 타이밍 클로저 패키지(Timing Closer Package)'를 출시한다고 9일 밝혔다.

피아노 2.0은 플렉스NoC 피지컬 패키지 사용 고객들을 위해 캐시 코히어런트 및 비(非) 코히어런트 서브시스템 모두에 자동화된 인터커넥트 타이밍 클로저를 제공한다.

초미세 반도체 공정 기술과 핀펫(FinFET) 트랜지스터 사용이 증가하면서 온칩 인터커넥트는 타이밍 클로저 이슈에서 가장 중요한 원인이 되고 있다. 이러한 이슈들은 대개 설계 공정 후반부에 발견되기 때문에 개발 일정에 차질을 빚게 하거나 제품 출시를 지연시키기도 한다.

현재 설계팀들은 ECO(engineering change order) 공정을 통해 칩 넷리스트에 파이프라인 단을 수동으로 삽입함으로써 이러한 문제를 처리하고 있다.

피아노 2.0은 SoC 설계 초반부터 작동하는 기술을 이용해 백엔드 타이밍 문제를 해결하기 때문에 일정 지연의 위험을 줄여준다. 이 기술은 아테리스의 플렉스NoC(FlexNoC) 및 엔코어(Ncore) 인터커넥트 제품을 사용하는 고객들에게 물리적 인터커넥트 거리 개념을 알려준다.

우선 피아노는 개별 인터커넥트 링크와 트레이스의 길이를 계산한 다음, 반도체 기술 공정에 대한 정보와 성능 목표를 활용해 인터커넥트 파이프라인을 가까운 타이밍에 자동으로 연결한다. 다음으로 시놉시스나 케이던스 툴 체인의 물리적 합성 능력을 이용해 이 타이밍 클로저 회로에 대한 평가를 지원한다.

관련기사

찰스 자낙 아테리스 회장 겸 최고경영자(CEO)는 "피아노 타이밍 클로저 패키지의 핵심 기술은 현재 생산 중인 몇몇 복잡한 핀펫 SoC 설계에 적용되고 있다"며 "피아노 2.0은 아테리스의 엔코어 캐시 코히어런트 인터커넥트와 플렉스NoC 비-코히어런트 인터커넥트 IP 제품 모두와 동작하는 차세대 자동 인터커넥트 타이밍 클로저 솔루션을 공급하기 위해 업계 선도적인 반도체 설계팀들과 18개월 동안 협력한 결과물"이라고 말했다.

피아노 2.0 타이밍 클로저 패키지는 플렉스NoC와 엔코어 인터커넥트 IP 라이선스에 추가해 즉시 활용이 가능하며, 추가적인 기능들은 2분기 중 제공된다.